【NXP：LPC】 LPC51U68のADC変換トリガについて

LPC51U68の変換トリガは、SEQA_CTRLもしくはSEQB_CTRLレジスタのビット17:12のTRIGGERで次の4種類から選択出来ます。 0 : PINT0 (Group GPIO input interrupt (GINT0/1)) 1 : PINT1 (Group GPIO input int... 詳細表示

【NXP：Kinetis】 KL03, KL16をI2Cスレーブで使用する際の設定について

KinetisのI2CモジュールのI2Cx_Fレジスタの設定でI2Cスレーブ動作時のデータセットアップタイムを調整することが出来ます。 次のリンクのアプリケーションノートを参照し、I2C_FレジスタのICRビットフィールドに適切な値を設定してください。 Tuning I2C Timing In Slave... 詳細表示

【NXP：Kinetis】 LシリーズのVDDとVDDAの電圧差について

VDD=3.3 V、VDDA=VREFH=2.5 Vでは正常に動作しません。DAC出力が可能なピンが正常に動作しないといった事例も報告されています。 VDD=VDDA=3.3 V、VREFH=2.5 Vで使用してください。 また、VDDとVDDAに個別のLDOやDCDCから電源電圧を供給する場合、電源... 詳細表示

【NXP：Kinetis】 KL16 I2Cx_FLTレジスタについて

ご指摘頂いたI2Cx_FLTレジスタの件ですが、リファレンスマニュアルの記載が間違っています。 SDKに含まれているヘッダファイルの定義の通り、ビット3:0がFLTでビット4はSTARTFです。 KL02,04,05,14,15,16,24,25,26,34,36,46などのリファレンスマニュアルでも... 詳細表示

【NXP：LPC】 LPCマイコンのCTIMERで生成可能なPWMチャネル数について

通常、CTIMERの出力ピンのCTIMERx_MATxは、最大4ピンあります。 PWMの周期やパルス幅を設定するMatchレジスタ(MR)も4つあります。 通常は、PWMの周期を設定するため、1つのMRレジスタを使用するため、最大3チャネルになります。 尚、PWMの周期を設定せずに4チャ... 詳細表示

【NXP：DN】 LS1043A イーサネットポートの半二重対応

LS1043Aのイーサネットポートは半二重に対応していません。 全二重のみの対応です。 詳細表示

【NXP：DN】 LS1026A/LS1046A DDRコントローラに必要なパスコンの数

各G1VDDに最低1つ必要です。 LS1046AデザインチェックリストRev2の7ページ Table 4. Power design system-level checklist ”General Power supply decoupling”内に以下の記載があります。こちらも合わせて参考ください... 詳細表示

【NXP：DN】 LS1026A/LS1046A VDDとSVDDの供給電源の共用

共用は可能です。 この場合、VDDからフィルタを通してSVDDへ接続してください。 LS1046AデザインチェックリストRev2の10ページのTable 4. Power design system-level checklist ”SerDes power supply filtering”の記載も... 詳細表示

【NXP：DN】 MPC8270 GPIOの内部回路情報

内部回路情報はNXPより開示されておりません。このため、提供はできません。 詳細表示

【NXP：DN】 T4240 PCIeコントローラ内のレイテンシ

NXPからPCIeコントローラ内のレイテンシに関する情報の開示がされていません。 このため、情報提供ができません。 詳細表示