過去の米国輸出規制でこの値を明記する必要がありましたが、現在は必要がなくなりました。 このため、現在、NXP製品ではこの値は開示していません。 詳細表示
【NXP:DN】 LS1046A L1/L2キャッシュ エラーインジェクション機能
LS1046AのA72コアでは、L1/L2キャッシュへのエラーインジェクション機能はサポートされていません。 詳細表示
【NXP:DN】 LS1021A DDRコントローラでのECC使用時の設定
以下の2つのビットをセットします。 DDR_SDRAM_CFG[ECC_EN] = 1 DDR_SDRAM_CFG[ACC_ECC_EN] = 1 詳細表示
【NXP:DN】 LS1021A qDMAのサンプルプログラム
単独のサンプルプログラムはないため、SDKのドライバを参考してください。 詳細表示
【NXP:DN】 LS1021A 外部割込みでPower ArchitectureのNMI、マシンチェックの有無
外部割込みはIRQ入力信号のみとなっており、NMIやマシンチェック入力信号はございません。 割り込みIDごとに優先順位をつけたり、IRQ or FIQどちらでコアに通知するかは、割り込みコントローラGICの設定により、また、次の割り込みをいつ許可するかは、多重割り込みソフト処理の作り込みに依存します。 詳細表示
【NXP:DN】 LS1021A SDカードからブート時のシーケンス
SDブート用のバイナリu-boot-with-spl-pbl.binの、SPL(Secondary Program Loader)部分が、SDカードからLS1021A内蔵OCRAMにロードされ、PBIでSCRATCHRW1にOCRAM先頭(0x10000000)をセットしてから、内蔵ROMの命令実行が始まります。... 詳細表示
【NXP:DN】 LS1021A RCW, ブートコードの別メモリ対応
RCWとPBIは同一のメモリに置く必要ありますが、RCW/PBIとブートコードは、別の場所に配置することも可能です。 LS1021AのRCW/PBIの配置元は、 1.IFC NOR Flash 2.IFC NAND Flash 3.SD/eMMC 4.QuadSPI NOR Flash があります。 ... 詳細表示
【NXP:DN】 LS1021A Endianスワップのサンプル
u-bootではこちらのファイルで、各データ・サイズごとでスワップする処理を定義して使われています。 詳細表示
【NXP:DN】 LS1021A TTBR0, TTBR1のLinuxでの使用
LPAE有効時には、LS1021A固有ではなく、ARM(32bit)共通部分のコード(arch/arm/mm/proc-v7-3level.S/125行目)にて、TTBR1もセットされています。 また、ARM提供の資料 (Linux Support for ARM LPAE)も参考してください。 オープンソー... 詳細表示
【NXP:DN】 LS1021A MMU AttributeのnG bitの使用用途
ARM® Architecture Reference Manual ARMv7-A and ARMv7-R edition 1374ページのB3.9.1 Global and process-specific translation table entriesより、該当のブロック、ページが、すべてのプロセスで有... 詳細表示
164件中 141 - 150 件を表示