【NXP:i.MX】 i.MX8MPlusのDeep Sleep Modeへ移行/復帰時のクロック供給について
当該のレジスタについては、クロック供給を停止する必要はありません。 詳細表示
【NXP:i.MX】 i.MX8MPlusのDeepSleepModeからのUARTもしくはGPIO復帰について
UARTやGPIOはMEDIMIXに該当し、Slotでいうと20,21となります。 IMX8MPRM Rev. 1, 06/2021の5.2.10.74 Slot configure register for PGC PUs (GPC_SLTn_CFG_PU)を参考にしてください。 フィールド... 詳細表示
【NXP:i.MX】 i.MX8MPlusのIRQ 56-63の割込み信号の検出方法について
IRQ 56~63は、GPIO_ICR1レジスタ設定は無関係で、high-level割込みしか検出できません。 詳細表示
【NXP:i.MX】 i.MX8MPlusのIRQ 56-63の割り当てについて
できません。 以下のような割り当てとなります。 IRQ 56, INT7は、GPIO1_IO07 Pad専用の割込みであり、任意GPIO padからの割込みを割り当てることはできない。 IRQ 63, INT0は、GPIO1_IO00 Pad専用の割込みであり、任意GPIO padからの割込... 詳細表示
【NXP:i.MX】 i.MX7ULPのETM信号の割り当てについて
各ポートはすべて、CM4とCA7の両方のトレースに使用できます。使い分けの制限も特にありません。 詳細表示
【NXP:i.MX】 i.MX6DLのDrive StrengthとODT設定レジスタについて
(1) DDR3側のDrive Strength: (2) DDR3側のODT: 上記2項目はMMDCx_MDSCRで設定可能となっております。下記参考にしてください。 URGENT : Changing DRIVE STRENGTH of DDR3 (MR1) via MRS comman... 詳細表示
【NXP:i.MX】 i.MX8MMiniの未使用3.3V GPIOピンの端子処理について
ご検討いただいている処理で問題ありません。 未使用ピンの処理の推奨はi.MX6時と変わりまりませんので下記を参考にしてください。 I.MX6 unused pins 詳細表示
【NXP:i.MX】 i.MX8MPlusのPGC_ACK_SEL_A53の設定ついて
当該のExample CodeはNanoの例となっております。 正しくは下記となります。 //PGC_ACK_SEL_A53 reg32_write(GPC_IPS_BASE_ADDR * 0x24, 0x00000102); //[1] : A53_SCU PGC as LPM po... 詳細表示
【NXP:i.MX】 i.MX8MPlusのGPC_SLTn_CFG_PUの表示関連の設定について
i.MX 8M Plus Applications Processor Reference Manual Rev. 1, 06/2021の5.2.9 Example Codeは i.MX8MNanoを使用した場合の例となっており、レジスタの読み替えが必要となります。 i.MX8MNanoのGP... 詳細表示
【NXP:i.MX】 i.MX8MPlusのGPC_SLTn_CFG_PUのGPU関連の設定について
i.MX 8M Plus Applications Processor Reference Manual Rev. 1, 06/2021の5.2.9 Example Codeは i.MX8MNanoを使用した場合の例となっており、レジスタの読み替えが必要となります。 i.MX8MNanoのGPC_SLTn... 詳細表示
139件中 31 - 40 件を表示