- TEDサポートウェブ > NXP Semiconductors > Kinetis > 【NXP：Kinetis】 K64 FlexBusのFB_TSのネゲートタイミングについて
ユーザーログイン
TEDサポートウェブ
【NXP：Kinetis】 K64 FlexBusのFB_TSのネゲートタイミングについて
FlexBusに外部デバイスを接続してアクセスします。
FB_TSがネゲートするタイミングを遅らせるためにFB_CSCRnレジスタのEXTSを1にセットして使用しています。
FB_CSnとFB_TSの出力状況をオシロスコープで確認すると次の図と異なります。
Figure 31-17. Read-Bus Cycle with Two-Clock Address Setup (No Wait States)
この図では、FB_TSはFB_CSnがアサートされるタイミングとほぼ同時にネゲートするように記載されていますが、実際はFB_CSnがアサートされてから1クロックサイクル遅れてFB_TSがネゲートされています。
図が間違っているのですか。
- カテゴリー :
回答
FB_CSCRnレジスタのEXTSビットの説明には、次の内容が記載されています。
0 Disabled. FB_TS /FB_ALE asserts for one bus clock cycle.
1 Enabled. FB_TS /FB_ALE remains asserted until the first positive clock edge after FB_CSn asserts.
1 Enabled. FB_TS /FB_ALE remains asserted until the first positive clock edge after FB_CSn asserts.
従って、EXTSを1に設定した場合、FB_TSはFB_CSnがアサートされた次のFB_CLKの立上りに同期してネゲートされます。
Figure 31-17. Read-Bus Cycle with Two-Clock Address Setup (No Wait States)が間違っています。
