【NXP：Auto】 MPC5643Lのクロック設定方法について

TEDサポートウェブ > NXP Semiconductors > Auto MCU and Processor > 【NXP：Auto】 MPC5643Lのクロック設定方法について

ユーザーログイン

MCUの内部クロックの設定、FMPLLの逓倍方法について教えてください。

カテゴリー :

MPC5600 ファミリのクロックは、

入力された周波数から逓倍回路FMPLLを介し分周させたクロックを内部各々のモジュールへと供給しています。

MPC5643Lでは、

入力可能な外部オシレータ(XOSC/4MHz-40MHz)
もしくは内部オシレータ16MHzのいずれかを用い最大周波数120MHzを生成することになります。

クロック生成式は以下の式で構成されています。

PHI = (CLKIN * LDF)/(IDF * ODF)

*LDFは逓倍器を示しており、NDIVで設定します

PHIが生成されるクロックであり、

CLKINを入力周波数とし、LDF、IDF、ODFの3つの値を元に計算します。

例えば入力周波数 16 MHzとし、120MHzのクロックを生成する場合を例とすると、

LDF : 30、IDF : 1、ODF : 4とすれば、以下のように120MHzと算出できます。

PHI = (16 MHz * 30) / (1 * 4) = 120 MHz

なおこのとき、

FMPLLで逓倍した周波数、fVCOを以下計算式で256-512MHzの範囲内であるかを確認する必要があります。

上記で使用したLDF、IDF値を用い以下のように計算し、範囲内かを確認ください。

fVCO = (CLKIN / IDF) * LDF = (16 / 1) * 30 = 480 MHz

LDFとNDIVの関係は上記テーブルを、

IDF, ODF値は下記記載を参照ください。

Table 27-3. Input divide ratios

Table 27-4. Output Divide Ratios

マニュアル参照：MPC5643L RM rev10

P901

Chapter 27 Frequency-Modulated Phase-Locked Loop (FMPLL)