文字サイズ変更
S
M
L
TEDサポートウェブ
>
NXP Semiconductors
>
i.MX
>
【NXP:i.MX】 i.MX8Mのはんだ接続信頼性テスト条件について
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1070件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(760件)
Digital Networking
(194件)
i.MX
(163件)
Kinetis
(39件)
i.MX RT
(40件)
LPC
(40件)
MCX
(5件)
Auto MCU and Processor
(54件)
Analog
(39件)
Power Management
(17件)
RF
(19件)
Wi-Fi/BT
(52件)
NFC
(50件)
Security
(7件)
開発ツール
(39件)
その他
(2件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
戻る
No : 14714
公開日時 : 2023/08/18 18:44
更新日時 : 2023/08/24 19:15
印刷
【NXP:i.MX】 i.MX8Mのはんだ接続信頼性テスト条件について
i.MX8Mのはんだ接続の信頼性テスト条件について教えてください。
BGAのグリット間にPWB(Printed Wired Board)表層にパターン線を配線するような基板設計を検討しています。
その際、BGAのはんだ付け用PADを小さくする必要がありますが、長期的なはんだづけ箇所の信頼性を大きく損なうことなく
基板設計を実現したいと考えています。
何か参考になる資料はありませんか。
カテゴリー :
TEDサポートウェブ
>
NXP Semiconductors
>
i.MX
回答
i.MX8MのMAPBGAでのはんだ接続の信頼性テスト条件は、下記の資料を参照してください。
この資料では、はんだ付けの条件などの記載も御座います。
Assembly guidelines for molded array process ball grid array package
- 7 Board level reliability (P.14-)
はんだ付けの温度プロセスに関しては、下記の資料を参照してください。
General Soldering Temperature Process Guidelines
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【NXP:i.MX】 i.MX8M MiniのUSBx_VBUSのOperating rangesの値について
【NXP:i.MX】 i.MX8M Miniでの実績のあるROM/RAM情報
【NXP:Security】 SE050のFIPS対応について
【NXP:i.MX】 i.MX8M Mini用 DDR Register Programming AidのSetpoint Parametersについて
【NXP:RF】 RFアンプの入出力特性測定評価の注意点:ドレイン電流
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ