- TEDサポートウェブ > NXP Semiconductors > Digital Networking > 【NXP：DN】 LS1020A/LS1021A/LS1022A DDR3LのDQ信号について
ユーザーログイン
TEDサポートウェブ
【NXP：DN】 LS1020A/LS1021A/LS1022A DDR3LのDQ信号について
NXP社のLS1021Aの評価ボードの回路図を見ると、LS1021AとDDR3L側のDQ信号が異なる信号名に接続されていますがなぜですか。
- カテゴリー :
回答
QorIQ のDDR3Lボード設計にはNXP社資料として、
AN3940 Hardware and Layout Design Considerations for DDR3 SDRAM Memory Interfaces をリファレンスとして案内しています。
AN3940 Hardware and Layout Design Considerations for DDR3 SDRAM Memory Interfaces をリファレンスとして案内しています。
この資料はLS1021A以外のLayerscape製品でも適用できます。
なお以下の箇所でバイトレーン内でピンのスワップが可能なことを説明しています。
(抜粋)
Notes. 45. When placing components, optimize placement of the discretes to favor the data bus (analogous to DIMM topologies).
Optional: Pin-swap within a given byte lane to optimize the data bus routes further.
Caution: Do not swap individual data bits across different byte lanes.
(抜粋)
Notes. 45. When placing components, optimize placement of the discretes to favor the data bus (analogous to DIMM topologies).
Optional: Pin-swap within a given byte lane to optimize the data bus routes further.
Caution: Do not swap individual data bits across different byte lanes.