RTC_SRレジスタのTIF(Time Invalid Flag)ビットは、次の条件を満たした場合にセットされます。
・VBATの電圧が1.71 Vを下回った
・RTC_CRレジスタのSWR=1にセットして、ソフトウェアリセットを実行
VDDを電源オフしてから電源オンするまでの間にVBATの電圧が低下していないか確認してください。VBATが1.5 Vを下回るとRTC_SRレジスタのTIFがセットされる可能性があります。
また、RESET_b信号がHIGHになり、リセットが解除されてからコードが動作し始め、初期化が完了した後、main()関数がコールされます。main()関数がコールされるまでにRTC_CRレジスタのSWR=1にセットして、ソフトウェアリセットを実行した場合もRTC_SRレジスタのTIFビットがセットされますので、アセンブラコードも含め、初期化処理を確認してください。