- TEDサポートウェブ > NXP Semiconductors > Analog > 【NXP：Analog】 PTN3460IでのDPコンプライアンス試験について
ユーザーログイン
TEDサポートウェブ
【NXP：Analog】 PTN3460IでのDPコンプライアンス試験について
PTN3460IをDP入力レシーバとして使用した外部モニタ製品において、DPコンプライアンス試験(Jitter試験/BERT試験)について、下記の確認をさせてください。
・Jitter試験の自動測定に対応しているか。
BERT試験機での自動測定を行う際にAUXライン経由で下記のレジスタからエラーカウントを読む必要があります。
これらのレジスタをAUX経由で読むことが出来ますか。
BERT試験機での自動測定を行う際にAUXライン経由で下記のレジスタからエラーカウントを読む必要があります。
これらのレジスタをAUX経由で読むことが出来ますか。
Lane0: addresses 0x210 and 0x211
Lane1: addresses 0x212 and 0x213
Lane2: addresses 0x214 and 0x215
Lane3: addresses 0x216 and 0x217
Lane1: addresses 0x212 and 0x213
Lane2: addresses 0x214 and 0x215
Lane3: addresses 0x216 and 0x217
- カテゴリー :
回答
PTN3460Iは2つのLane0/Lane1のみDPをサポートしています。
Lane0（DPCDレジスタ0x210および0x211）およびLane1（DPCDレジスタ0x212および0x213）からエラーカウントを読み取ることが可能です。