- TEDサポートウェブ > NXP Semiconductors > Digital Networking > 【NXP：DN】 LS1046A DDR1_TIMING_CFG_6 について
ユーザーログイン
TEDサポートウェブ
【NXP：DN】 LS1046A DDR1_TIMING_CFG_6 について
DDRメモリコントローラのレジスタとして、LS1046AリファレンスマニュアルにDDR1_TIMING_CFG_0"から"DDR1_TIMING_CFG_8"まで順に記載がありますが、"DDR1_TIMING_CFG_6"だけがありません。
開発ツールであるCode WarriorのGUI画面では、対応すると思われる"Timing Configuration 6"の中のパラメータはDefault と表示されます。
これはマニュアルの記載ミスですか。
- カテゴリー :
回答
LS1046Aでは、DDR1_TIMING_CFG_6 レジスタをユーザは使用しません。
従いまして、LS1046A Reference Manual(LS1046ARM.pdf)の15.4.1 DDR Memory map にも記載はありません。
従いまして、LS1046A Reference Manual(LS1046ARM.pdf)の15.4.1 DDR Memory map にも記載はありません。