- TEDサポートウェブ > NXP Semiconductors > Digital Networking > 【NXP：DN】 LS1046A 入力システムクロック（差動信号）のスレッショルドレベルについて
ユーザーログイン
TEDサポートウェブ
【NXP：DN】 LS1046A 入力システムクロック（差動信号）のスレッショルドレベルについて
LS1046Aシステムクロックである DIFF_SYSCLK / DIFF_SYSCLK_B （差動）入力信号 のスレッショルド電圧を教えてください。
入力するクロックの波形が乱れた場合に、 どの範囲まで認識しているのでしょうか。
入力するクロックの波形が乱れた場合に、 どの範囲まで認識しているのでしょうか。
- カテゴリー :
回答
LS1046Aデータシートから
3.7.6.1 Differential system clock DC electrical characteristics にスペックの記載があります。
しかしこのTableでは、スレッショルド電圧の記載はなく、LS1046Aにはスレッショルド電圧の値として定義自体がありません。
DIFF_SYSCLK / DIFF_SYSCLK_B （差動）信号 によるクロック入力では、ポジティブとネガティブの信号がクロスした時に閾値のイベントが発生します。
3.7.6.1 Differential system clock DC electrical characteristics にスペックの記載があります。
しかしこのTableでは、スレッショルド電圧の記載はなく、LS1046Aにはスレッショルド電圧の値として定義自体がありません。
DIFF_SYSCLK / DIFF_SYSCLK_B （差動）信号 によるクロック入力では、ポジティブとネガティブの信号がクロスした時に閾値のイベントが発生します。