LS1046AのDDRメモリコントローラで設定可能な構成は、LS1046ARM.pdf(Reference Manual)から、
15.5.1.1 Supported DDR SDRAM Organizations
Table 15-9. Supported SDRAM Device Configurations, DDR

を参照してください。

 

• Data bus widths supported:
  64-/72-bit
  32-/40-bit
• 64-Mbit to 16-Gbit devices depending on internal device configuration
• Supports x8/x16 data ports
• Unbuffered and registered DIMMs

回路構成については、
Figure 15-3. Example 256-Mbyte DDR SDRAM Configuration
を参照してください。

LS1046AのDDR4メモリコントローラの設定は、NXP社開発ツールのCodeWarriorに含まれる

QCVS DDR Validation Tool で、GUIベースでメモリビット幅、容量、CS(rank)、bank等のレジスタ設定が可能です。

 

デザインガイドとしては、以下のアプリケーションノートを確認してください。
AN5097, Hardware and Layout Design Considerations for DDR4 SDRAM Memory Interfaces

 

回路設計については、デザインチェックリストも併せて確認してください。
(DDRメモリコントローラ含めて、各機能ごとに記載があります)
AN5252, LS1046A Design Checklist