- TEDサポートウェブ > NXP Semiconductors > Digital Networking > 【NXP：DN】 LX2080A/LX2120A/LX2160A DDRコントローラ TIMING_CFG_3[22]の設定
ユーザーログイン
TEDサポートウェブ
【NXP：DN】 LX2080A/LX2120A/LX2160A DDRコントローラ TIMING_CFG_3[22]の設定
DDRコントローラの以下のレジスタの設定方法を教えて下さい。
DDRのtRCDに関係するクロック設定レジスタと思いますが、0bもしくは1bに設定した場合に何クロックのウエイトが追加されるかの記載がリファレンスマニュアルに見当たりません。
DDRのtRCDに関係するクロック設定レジスタと思いますが、0bもしくは1bに設定した場合に何クロックのウエイトが追加されるかの記載がリファレンスマニュアルに見当たりません。
TIMING_CFG_3[22] Extended Activate to Read/Write
- カテゴリー :
回答
TIMING_CFG_3[22]は、TIMING_CFG_1[ACTTORW]の4bitと合わせて、5bitでの値でtRCDのクロック数を指定します。
TIMING_CFG_3[22]が最上位ビットとなります。
このため、
・TIMING_CFG_3[22] = 0bの場合にはTIMING_CFG_1[ACTTORW]で設定されているクロック数、
・TIMING_CFG_3[22] = 1bの場合にはTIMING_CFG_1[ACTTORW]で設定されているクロック数+16のクロック数が、tRCDの設定値となります。
TIMING_CFG_3[22]が最上位ビットとなります。
このため、
・TIMING_CFG_3[22] = 0bの場合にはTIMING_CFG_1[ACTTORW]で設定されているクロック数、
・TIMING_CFG_3[22] = 1bの場合にはTIMING_CFG_1[ACTTORW]で設定されているクロック数+16のクロック数が、tRCDの設定値となります。