- TEDサポートウェブ > NXP Semiconductors > Digital Networking > 【NXP：DN】 LX2160A デバイス内部の DDR 配線遅延について
ユーザーログイン
TEDサポートウェブ
【NXP：DN】 LX2160A デバイス内部の DDR 配線遅延について
LX2160A の DDRメモリコントローラの各信号のLX2160Aデバイス内部での遅延時間は公開されていますか。
基板設計でのDDRメモリへの等長配線のため、デバイス内部の配線遅延時間を確認したいと考えています。
他ベンダーの製品ではピン(ボール)からダイまでの遅延時間が公開されている場合がありますが、NXP社の本製品は公開されていますか。
基板設計でのDDRメモリへの等長配線のため、デバイス内部の配線遅延時間を確認したいと考えています。
他ベンダーの製品ではピン(ボール)からダイまでの遅延時間が公開されている場合がありますが、NXP社の本製品は公開されていますか。
- カテゴリー :
回答
LX2160Aファミリー製品は、デバイス内部の配線遅延については公開されていません。
しかしNXP社からは、パッケージ内部では各信号は等長配線であることを案内しています。
従いまして、お客様の作成する基板では、デバイスのピンからの配線長を考慮し設計してください。
しかしNXP社からは、パッケージ内部では各信号は等長配線であることを案内しています。
従いまして、お客様の作成する基板では、デバイスのピンからの配線長を考慮し設計してください。