- TEDサポートウェブ > NXP Semiconductors > Digital Networking > 【NXP：DN】 LS1012A メモリコントローラの clock と cycles の表示の違いについて
ユーザーログイン
TEDサポートウェブ
【NXP：DN】 LS1012A メモリコントローラの clock と cycles の表示の違いについて
LS1012Aリファレンスマニュアルでは、
Chapter 23 Multi Mode DDR Controller (MMDC)に、DDRメモリコントローラの詳細の説明があります。
例えば、レジスタの説明の箇所に 「tANPD」で[clock(s)]が使用されていて、「tODTLon」では[cycles]が使われています。
これらの使い分けや単位の意味を教えてください。
Chapter 23 Multi Mode DDR Controller (MMDC)に、DDRメモリコントローラの詳細の説明があります。
例えば、レジスタの説明の箇所に 「tANPD」で[clock(s)]が使用されていて、「tODTLon」では[cycles]が使われています。
これらの使い分けや単位の意味を教えてください。
- カテゴリー :
回答
LS1012Aリファレンスマニュアル（LS1012ARM Rev. 3 LS1012ARM.pdf）の記述は、
出来る限りJEDEC規格の記載と一致させようとしています。
JEDEC規格では、tANPDはclock単位で定義されており、これは入力クロックのクロックエッジ数です。
tODTLonはnsec（ナノ秒）単位で定義されています。これはLS1012Aリファレンスマニュアルではクロックの[cycles]で表しており、クロックは「tMCK(MCK[n] cycle time)」を意味します。
出来る限りJEDEC規格の記載と一致させようとしています。
JEDEC規格では、tANPDはclock単位で定義されており、これは入力クロックのクロックエッジ数です。
tODTLonはnsec（ナノ秒）単位で定義されています。これはLS1012Aリファレンスマニュアルではクロックの[cycles]で表しており、クロックは「tMCK(MCK[n] cycle time)」を意味します。
LS1012Aでは対応するDDR3Lメモリの動作周波数は1,000MT/sのため、この1cycleは 2nsec です。