【NXP:i.MX】 i.MX8MPlusのリセット中のピンの状態について
パワーアップシーケンス中は不定で該当BallのPower Groupの電源電圧が安定した後にTable 77の状態となります。 それ以降はリセット中もReset Conditionの状態が保証されます。 GPIO1_IO01のようにduring resetとafter resetでそれぞれで 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.11 GPMC NAND
ています。 R/B#出力がオープンドレインの場合、 この信号と各I/O電源の間に4.7Kプルアップを接続する必要があります。 次の手順へ> Index 詳細表示
【TI:アイソレーション】 ISO7760の消費電流について
ISO7760はVCC1、VCC2のように一次側、二次側で電源が独立しています。 同様にICC1、ICC2の消費電流のデータシートスペックがありますので、こちらを参照してください。 データシート(MARCH 2019 Revision E時点)の11ページに例えば、5V時の例があります。 同様に3 詳細表示
【TI: プロセッサ】 AM574x:EtherCAT slaveの評価:Projectの実行方法
xIDKにEthernet CableでTwinCAT3を実行するPCと接続。 AM574xIDK Boardの電源を入れ、CCSにてDemoProjectを実行。 次の手順へ> 評価方法Index 詳細表示
【TI︓センサ】 TMP117のADD0ピンで設定するI2C Slave Addressがどのタイミングで確定するか
Slave Adressは電源起動時に確定します。また、ADD0にSCLまたはSDAを接続した場合、 TMP117はADD0の入力とSCLKおよびSDAを比較し、どちらが接続されているか判断します。 比較結果に基づいて内部的にSlave Adressを設定します。 TMP117、TMP116 詳細表示
MSP432は、ARMの動作モードをさらに細分化して制御できます。 MSP432の各モードは、電源電圧(Vcc)、使用する内部レギュレータ、 Core CPU・周辺機能の最大動作周波数などの選択によりいくつかの設定があります。 FAQ MSP432の 詳細表示
【TI:ロジック】 SN74LVC2T45QDCURQ1のHigh出力固定方法について
DIRの設定で入力に設定してある端子にプルアップ抵抗を接続し、 入力条件のVIHを満足させる必要があります。 なお、VCCAまたはVCCBのどちらかが0Vの状態のときはDIRの状態にかかわらず、 A port、B portともにHiZの状態になります。 出力側の電源が先に立上りかつ出力をHighにし 詳細表示
【TI:ロジック】 SN74LV123Aのパーシャル・パワーダウン対応について
/A, B, /CLR, Q, /Qの各端子は、パーシャル・パワーダウンに対応しています。 Rext/CextとCext端子は、パーシャル・パワーダウンに対応していません。 (SN74LV123Aの電源OFF時、正常な使い方であればRext/CextとCext端子に、 外部から電圧が印可されることはありません) 詳細表示
【TI:ロジック】 バス・ホールド回路がアクティブになる条件について
バス・ホールド回路は、デバイスの電源が入っているときは常に動作しています。 入力の変化に対してリアルタイムで追従し、入力と同じ論理を出力し自身の入力ピンをドライブしています。 しかし、バス・ホールド回路のドライブ能力が非常に小さいため、通常その影響は見えにくくなります。 バスがフローティング時等外部からの 詳細表示
異なる電源電圧値が供給されたデバイス間の信号をそのままやり取りしてしまうと信号レベルが合わず、 デバイスが正確に動作しない現象が発生します。 そこで必要となるのが、電圧レベル変換機能です。 レベルシフタやレベル変換ICと呼ばれます。 低い電圧から高い電圧への信号伝送時の解決方法をいくつかご 詳細表示
416件中 351 - 360 件を表示