反射によるオーバーシュート及びアンダーシュートを回避するために、一般的には出力にダンピング抵抗を 付加する手法が用いられます。 TI社ではダンピング抵抗内蔵の製品を一部取り扱っています。 <利点> ●ラインインピーダンスマッチングやライン終端がより容易 ... 詳細表示
【Lattice FPGA】JTAGピンを専用ピンとして使用する場合、JTAGENBピンはどのように処理すれば良いでしょうか。
JTAGENBピンはOpenとしてください。 【注意事項】 Diamond Spreadsheet ViewのGlobal Preferencesタブで"JTAG_PORT = ENABLE"(デフォルト) となっていることをご確認ください。 この場合JTAGENBピンはコンフィグレーション後にユーザI 詳細表示
【TI:ロジック】 SN74CB3T16210:未使用時の制御ピン及びI/Oピンの対処方法
未使用の制御ピン(1OEまたは2OE)はVccにプルアップしてください。 上記制御ピンに繋がるI/OピンはGNDに接続となりますが、 高周波のノイズや信号が飛び込む可能性のある環境下では、 I/Oピンに50Ωインピーダンスを追加しGND接続する方法を推奨します。 詳細表示
【TI:電源IC】 TPS7A74 BIASピンとINピンへの同電源の接続
はい、同じ電源を接続して使用することは可能です。 データシートのリビジョンによっては、 推奨動作条件にINピンの最大電圧は「(VBIAS-0.1)V」と書かれていますが、 INピンとBIASピンに同電圧の印加は可能です。 以下のE2E記事も参照してください。 TPS7 詳細表示
【TI:電源IC】 TPS25942A:未使用ピンの処理方法
未使用時は下記接続してください。 ・DMODEピン:OPEN又はGND接続 ・PGTHピン:GND接続 ・EN/UVLO:Vin接続 ・OVP:GND接続 GND接続時は10kΩプルダウンで問題ありません。 詳細表示
K64のデータシートに5.2 Unused analog interfacesが記載されています。 アナログ用のピンは、この記載を参照いただき、適切に処置をお願いします。 また、デジタル用のピンで使用しない場合、オープンとし、PORTx_PCRnレジスタのMUXを0に設定してください。 詳細表示
【TI:プロセッサ】 AM437x:EXTINTn(nNMI)ピンについて
EXTINTn(nNMI)ピンはLowレベルセンシティブの外部割込み入力となり、 他のデバイスの割り込み出力などに接続することが可能です。 ノンマスカブルではなくマスカブル割り込みとなり、 割り込みコントローラによりマスクすることが可能です。 割り込みコントローラにより直接フックされる 詳細表示
【TI:電源IC】 TPS82130:ENピン電圧と入力電圧の関係
データシートの項目6.1 Absolute Maximum Ratingsより、 ENピンにVIN+0.3V以上の電圧を印加するとICにダメージが 発生する可能性があります。 ENピンの電圧はVINピンに接続等により、入力電圧より上がらない様に設定してください。 TPS82130データ 詳細表示
はい、SSピンをオープンにして使用可能です。 オープン時のソフト・スタート時間は、0.1msになります。 データシートのリビジョンによっては、 ピン機能表にコンデンサへの接続がマストと書かれていますが、 オープンでも使用可能です。 以下のE2E 詳細表示
【TI:電源IC】 TPS65911: 内部RC発振器使用時のOSC32KINピンとOSC32KOUTピンの処置
TPS65911データシートの32-kHz RTC Clockの電気的特性に書かれている通り、 OSC32KINピンはグランド接続、OSC32KOUTピンはオープンを推奨します。 TPS65911x Schematic Checklistでは、 版数によっては、OSC32KIN 詳細表示
218件中 1 - 10 件を表示