【TI:電源IC】 スーパーキャパシタを充放電するバックアップ用回路について
TIのリファレンスデザインのPMP9761が仕様に該当するかと思われます。 回路動作としてはMAIN電源からSYS電源に電力を供給しつつTPS63060を介してキャパシタにチャージを行います。 キャパシタへのチャージはダイオードを介してのプリチャージも同時に行います。 MAIN電源が切断されると 詳細表示
【TI:プロセッサ】 デバッグ時における電源デバイスの設定方法について
通常はブート後にプログラム上で(C言語にて)電源デバイスを設定する必要があります。 SDKに含まれるブートプログラム(セカンダリブートローダー)では、 AVS(Adaptive Voltage Scaling)およびABB(Adaptive Body Biasing)の設定含め、 電源 詳細表示
【NXP:DN】 LS1026A/LS1046A DDR4メモリ VPP電源の入力タイミング
DDR4メモリのVPP電源は、LS1046Aの電源シーケンスにおいて、LS1046A GVDD電源の前、または同時に入力する必要があります。 参考資料と、以下抜粋です。 AN5097, Hardware and Layout Design Considerations for DDR4 SDRAM 詳細表示
【TI:電源IC】 TPS2111A:電源電圧とロジック入力のタイミング
問題ありません。 IN1ピンとIN2ピン、D0ピンとD1ピンはそれぞれ独立した電源レールです。 シーケンス等の条件もありません。 TI Q&Aサイトを参照してください。 詳細表示
【NXP:i.MX】 i.MX7の電源投入時からPOR解除までのGPIOの状態について
電源投入時からPOR解除までは、内部ロジックが確定していない為、不定状態となります。 詳細表示
【TI:電源IC】 LP8733 ENピンを電源に接続した場合の起動タイミングについて
LP8733のENピンはメイン電源入力(VANAピン)と同じ電源ソースに接続し 制御することが可能です。 レギュレータ出力の起動シーケンスについては、ENピンの入力電圧がハイレベルに なったタイミングでスタートされるのではなく、メイン電源入力(VANAピン)が Undervoltage 詳細表示
【TI:電源IC】 TPS7A74 BIASピンとINピンへの同電源の接続
はい、同じ電源を接続して使用することは可能です。 データシートのリビジョンによっては、 推奨動作条件にINピンの最大電圧は「(VBIAS-0.1)V」と書かれていますが、 INピンとBIASピンに同電圧の印加は可能です。 以下のE2E記事も参照してください。 TPS7 詳細表示
【TI:プロセッサ】 AM57xx 未使用モジュールの電源について
下記2点を満たすために、未使用なモジュールへの電源供給が必要です。 1.チップ内部での制御されない漏れを避けるために、パワーアップ/ダウンシーケンスを厳密に従うことが推奨されます。 一部の電源への供給がない場合、これを満たすことができません。 2.全てのI/Oセルはフェイルセーフに 詳細表示
ラティスセミコンダクターのデバイスでは未使用I/Oバンクへも電源供給(1.2V〜3.3V)を推奨します。 下記ラティスのアンサーデータベースをご参照ください。 Do I need to power up unused IO banks? http://www.latticesemi 詳細表示
【TI:電源IC】 TPS61391 ファンタム電源の48V生成
。 TPS61391の出力波形でファンタム電源としての要求仕様を 満足するのであれば、リニア・レギュレータは不用です。 PMP40871の注意点として、出力電圧維持のため、 ・3.3V入力時の最大出力電流は10mA ・5V入力時の最大出力電流は20mA を守ってください。 以下の 詳細表示
416件中 11 - 20 件を表示