【TI:電源IC】 TPS51367 VREF及びVREFIN電位について
①リファレンスブロック以外はグランド端子に接続されています。 VREF及びVREFINはGSNSが基準となります。 ②はい、内部構成がデータシートのFigure 31. Simplified Architecture Illustrating DCAP2 Mode に記載されているの... 詳細表示
【TI:スイッチ/マルチプレクサ】 電圧範囲の高いアナログマルチプレクサ
こちらのリストを確認してください。 TMUX7xxxシリーズが単電源44V、両電源±22Vの製品となります。 例えば、TMUX7208は44V/±22V電源、8:1マルチプレクサの製品です。 詳細表示
【Lattice FPGA】デバイス起動時のフリップフロップの初期値
ラティスセミコンダクターのFPGAのレジスタ(フリップフロップ)の初期値は"0"です。 下記ラティスのアンサーデータベースをご参照ください。 What is the state of Flip Flop outputs at power-up? The reset pins of ... 詳細表示
【NXP:Kinetis】 LシリーズのVDDとVDDAの電圧差について
VDD=3.3 V、VDDA=VREFH=2.5 Vでは正常に動作しません。DAC出力が可能なピンが正常に動作しないといった事例も報告されています。 VDD=VDDA=3.3 V、VREFH=2.5 Vで使用してください。 また、VDDとVDDAに個別のLDOやDCDCから電源電圧を供給する場合、電源オン 詳細表示
【Lattice:FPGA】 MachXO2 FPGAファミリ デバイス情報のまとめ
・MachXO2 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachXO3_XO2_Overview_v1.0.pdf ・MachXO2 FPG... 詳細表示
【Lattice:FPGA】 MachXO3 FPGAファミリ デバイス情報のまとめ
・MachXO3 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachXO3_XO2_Overview_v1.0.pdf ・MachXO3... 詳細表示
【Lattice:FPGA】 MachXO3D FPGAファミリ デバイス情報のまとめ
・MachXO3D FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブルなどのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachNX_XO3D_Overview_v1.0.pdf ・メーカーホームページ ... 詳細表示
【Lattice:FPGA】 Mach-NX FPGAファミリ デバイス情報のまとめ
・Mach-NX FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブルなどのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachNX_XO3D_Overview_v1.0.pdf ・メーカーホームページ ... 詳細表示
【Lattice FPGA】CertusPro-NXのコンフィグ開始を遅らせる方法は?
コンフィグレーション開始を遅らせる目的でPROGRAMNをLowに保持していただいて構いません。 詳細表示
【NXP:DN】 Layerscape LS製品起動後のピンの設定変更
いいえ、できません。 Layerscape製品はパワーオンリセットのシーケンスで、Reset Configuration Word(RCW)をブートデバイスからReadする必要があります。 RCWには、ご質問の兼用ピンの設定などの各種設定が含まれますが、パワーオンリセット時にのみRCWをリードするシーケン... 詳細表示
416件中 191 - 200 件を表示