【TI︓ロジック】 CMOSのスロー入力の影響と貫通電流について
ゆっくり変化する入力電圧は電源からグランドへ大量の電流を誘導する為、CMOS入力に大きな打撃を与えます。 この現象は貫通電流と言われます。 デバイスの内部電源ノードは集積回路全体の電圧リファレンスとして使用されるため、誘導電圧スパイク(VGND)は 信号が内部ゲート構造に影響を与えることがあります 詳細表示
【TI:プロセッサ】AM64x /AM243xの回路図チェック:推奨事項 2.12 I2C
Index <前の手順へ 2.12 I2C - I2Cのプルアップ抵抗を正しい電源電圧に接続していますか? I2Cインターフェースは、プルアップ抵抗をData線とClock線の 両線に接続することが求められています。 I2C信号のx_SDAとx_SCLの両線を4.7 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.10 VREF Routing)
れ、すべてのSDRAMに 伝搬される必要があります。 VREFCAは、DDR4電源電圧の50%を意図しており、 通常はDDR4 VTT電源で生成されます。 各デバイス接続付近では、0.1μFバイパスコンデンサを使用して、 公称20ミル幅のトレースとしてルーティングされます。 VREFトレースを狭く 詳細表示
【NXP:i.MX RT】 i.MX RT1170のLPSPI1-4と5-6の違い
LPSPI1~6のペリフェラルのIP自体は同じで、Cortex-M7/M4のどちらのコアからでも使用することが可能ですが、下記のようにいくつか異なる点があります。 電源ドメイン LPSPI1-4:WAKEUPドメイン LPSPI5-6:LPSRドメイン 最大クロック 詳細表示
性能、価格、インターフェイスが異なります。 性能比較はこちらのページを参照してください。 対応インターフェースは下記の通りです。 TMDSEMU560V2STM-UE:USB, Ethernet *外部電源が必要 TMDSEMU560V2STM-U:USB TMDSEMU200 詳細表示
オペアンプの差動入力保護の為、バック・トゥ・バック・ダイオードが接続されている製品はコンパレータとして使用できません。 ダイオードの有無は通常、絶対最大定格欄の「差動入力レンジ」および内部ブロック図等で確認できます。 差動入力レンジが電源電圧範囲と同じ、またはそれ以上の製品であれば使用できますが、 コンパレータ 詳細表示
異なる電源電圧値が供給されたデバイス間の信号をそのままやり取りしてしまうと信号レベルが合わず、 デバイスが正確に動作しない現象が発生します。 そこで必要となるのが、電圧レベル変換機能です。 レベルシフタやレベル変換ICと呼ばれます。 低い電圧から高い電圧への信号伝送時の解決方法をいくつかご 詳細表示
【TI:ロジック】 バス・ホールド回路がアクティブになる条件について
バス・ホールド回路は、デバイスの電源が入っているときは常に動作しています。 入力の変化に対してリアルタイムで追従し、入力と同じ論理を出力し自身の入力ピンをドライブしています。 しかし、バス・ホールド回路のドライブ能力が非常に小さいため、通常その影響は見えにくくなります。 バスがフローティング時等外部からの 詳細表示
【TI:ロジック】 SN74LV123Aのパーシャル・パワーダウン対応について
/A, B, /CLR, Q, /Qの各端子は、パーシャル・パワーダウンに対応しています。 Rext/CextとCext端子は、パーシャル・パワーダウンに対応していません。 (SN74LV123Aの電源OFF時、正常な使い方であればRext/CextとCext端子に、 外部から電圧が印可されることはありません) 詳細表示
【TI:ロジック】 SN74LVC2T45QDCURQ1のHigh出力固定方法について
DIRの設定で入力に設定してある端子にプルアップ抵抗を接続し、 入力条件のVIHを満足させる必要があります。 なお、VCCAまたはVCCBのどちらかが0Vの状態のときはDIRの状態にかかわらず、 A port、B portともにHiZの状態になります。 出力側の電源が先に立上りかつ出力をHighにし 詳細表示
416件中 51 - 60 件を表示