【TI:電源IC】 LP8733 Gated Mode動作時のPGOODピンのデフォルトの出力状態について
Gated Mode動作時のPGOODピンは、デフォルトでアサート状態となります。 この際の出力信号の極性は、PGOOD_CTRL_1 レジスタの PGOOD_POLのデフォルト値(OTP設定)で決まります。 メイン電源入力(VANAピン)がUndervoltage lockoutの 詳細表示
【NXP:DN】 T1014/T1024 MPIC_EISR0/bit29がセットされる理由
セットされているかは確認することはできません。 160KB Platform SRAMの電源投入後の状態は不定です。このため、明示的な初期化(DMAやCPUコアからの64bit長でのライト)を行わずにリードすると、ECCエラーが発生します。 このPlatform SRAMの初期化を行うか、ECCを以下の方法でディ 詳細表示
【TI:インターフェイス】 DP83867IS 最大消費電流
下(温度、使用率、ケーブル長等)での DP83867の各電源の消費電流値が記載されています。 1000M Dual Supplyでは、VDDA2P5の消費電流は、およそ133mAから137mA程度となっています。 詳細表示
【TI:電源IC】 TPSM6360x, TLVM136x0 SW端子へのRCスナバ回路の接続
データシートでは、SW端子に外付け部品を置いたり、信号を接続する事を禁止しています。 SW端子の説明 SW端子はスイッチング電圧波形の観測専用の端子であり、 電源出力の端子ではありませんので、RCスナバ回路の接続は不可と 詳細表示
【TI:電源IC】 TPS23731:Power Good出力機能の追加方法
VBピンを使用する事で実現が可能です。 TPS23731が動作しAUX電源がVCCピンに供給された時、 VCC電圧が内部レギュレータによってVBピン:5V出力が生成されます。 この5V出力を通知ピンとして使用してください。 下記TI Q&Aサイトを参照してください。 TI E2E Power 詳細表示
LPC MCUのウォッチドッグタイマ(Windowed Watchdog Timer)は、電源オン時のディフォルトはディセーブルになっています。 従って、レジスタを設定するまでは、ウォッチドッグタイマで異常状態を検出することができません。 詳細表示
ています。 TPS7A83は特定条件で1%のみの規定となります。 ・TPS7A83Aには電源投入シーケンスはありません。 TPA7A83にバイアスを使用する場合、バイアスを先に投入する必要があります。 ・TPS7A83Aは出力が負電圧にバイアスされても起動可能です 詳細表示
【TI:電源IC】 TPS659162 と TPS659163 の相違点
TPS65916シリーズには、One-Time Programmable (OTP) メモリが搭載されています。 OTPメモリに記録されている、Software revision register (SW_REVISIONレジスタ)の値が、型式により異なります。 各型式には各プロセッサに対応した出力電圧と電源 詳細表示
【TI:電源IC】 TPS23731:非同期フライバックの使用可否
%~100%の出力電流範囲での使用が必要です。 尚、同期フライバックの一次側レギュレーション使用時(PSRSピン:Open)は、 全出力電流範囲で1.5%以下の負荷レギュレーション特性です。 ※両ケースとも適切に設計された電源トランスを使用した場合の特性です。 ・PSRSピンはAGNDに接続して 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.2 電源
Index <前の手順へ 2.2 電源 - パワーモデルの出力と設計の他の部分からの見積もりを使用して、 必要なパワーソリューションを決定しましたか? SoC の各レールに必要な電力は、使用するインターフェイスと動作環境に応じて異なります。 電力要件は、電力モデルを使用 詳細表示
416件中 331 - 340 件を表示