ラティスセミコンダクターのデバイスでは未使用I/Oバンクへも電源供給(1.2V〜3.3V)を推奨します。 下記ラティスのアンサーデータベースをご参照ください。 Do I need to power up unused IO banks? http://www.latticesem... 詳細表示
【Lattice FPGA】FPGAへのダウンロードに失敗する
次のことをご確認、お試しいただけますでしょうか。 1.デバイスへの供給電圧は正常(推奨動作条件内)でしょうか? 2.ダウンロードケーブルへの電源供給は正常(緑のLEDが点灯)でしょうか? 3.ダウンロードケーブルのリード線や各コネクタは正常に接続しているでしょうか? 4.PCのUS... 詳細表示
【Lattice:FPGA】 MachXO3 FPGAファミリ デバイス情報のまとめ
・MachXO3 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachXO3_XO2_Overview_v1.0.pdf ・MachXO3... 詳細表示
【Lattice FPGA】CertusPro-NXで差動入力/出力バッファをVHDL/Verilog-HDLでインスタンスする方法は?
A.以下の手順でインスタンスしてください。 1.Verilog-HDLの場合、以下のように記述してください。 IB Inst_IB(.I(In), .O(Out)); VHDLの場合、以下のように記述してください。 component IB port... 詳細表示
【Lattice:FPGA】 MachXO2 FPGAファミリ デバイス情報のまとめ
・MachXO2 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachXO3_XO2_Overview_v1.0.pdf ・MachXO2 FPG... 詳細表示
【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は?
Diamond上で、Hierarchy Viewから、該当ブロックを右クリック→Verilog/VHDL Test Fixture Templateを実行します。 実行後、File List ViewのInput Filesのリストの最後に追加されますので、ダブルクリックして開き、入力信号などの 追記... 詳細表示
【Lattice FPGA】JTAGピンを専用ピンとして使用する場合、JTAGENBピンはどのように処理すれば良いでしょうか。
JTAGENBピンはOpenとしてください。 【注意事項】 Diamond Spreadsheet ViewのGlobal Preferencesタブで"JTAG_PORT = ENABLE"(デフォルト) となっていることをご確認ください。 この場合JTAGENBピンはコンフィグレーション後にユー... 詳細表示
【Lattice:設計ツール】 Lattice Propel 情報のまとめ
・Lattice Propelとは? RISC-Vをコアとしたプロセッサシステムの構築環境です。 プロセッサ、ペリフェラルのハードウェア開発環境Lattice Propel Builder、 ソフトウェア開発環境 Lattice Propel SDK から構成されております。 ... 詳細表示
【Lattice FPGA】NexusシリーズのFPGAに接続されているコンフィグレーション用SPI FlashををUSBダウンロードケーブル HW-USBN-2Bを使用して...
次の手順をお試しください。 1.クロック周波数を下げてみてお試しください。(デフォルトの0から最大30まで変更) 2.Grobal PreferenceのCONFIG_IOSLEWをデフォルトのMidiumからHighに変更しビットストリーム を再生成してお試しください。 3.ボード電... 詳細表示
ラティスセミコンダクターのFPGAおよびCPLDでは、未使用ピンには自動で 内部プルダウン処理されるため、外部処理は必要ありません。 下記、ラティスセミコンダクターのアンサーデータベースもご参照ください。 Do the unused I/O pins need to be groun... 詳細表示
95件中 11 - 20 件を表示