【Lattice 設計ツール】Lattice Diamondの回路図エディタで入力・出力ポートを追加する方法
Lattice DiamondのSchematic Editorで入力および出力ポートを追加するには次の手順を行います。 1.入力段および出力段のシンボル(ANDゲートやF/Fなど)のピンにワイヤを接続 2.ワイヤに名前を付ける 3.I/Oポートのアイコンを右クリックし方向(Input/... 詳細表示
【Lattice 設計ツール】開発ツールライセンスの期限について
ラティスセミコンダクターの開発ツールには1年間のライセンス期限があります。 ライセンスが切れた場合、ispLEVER ClassicおよびLattice Diamondの有償版(Subscription)をご使用の場合は新たに ご購入いただき、入手されたSerial No.で再度ライセンスを申請してく... 詳細表示
【Lattice 設計ツール】デバイスの開発に使用しているパソコンが変わる場合のライセンス再発行について
パソコンの変更時に期限が有効なライセンスファイルをお持ちの場合は再発行が可能です。 ラティスのライセンス管理者アドレス(lic_admin@latticesemi.com)に直接英文のメールで 再発行依頼をいただくか、東京エレクトロンデバイスまでお問い合わせください。 ライセンス期限が切... 詳細表示
【Lattice FPGA】デバイスのIBISモデルの入手方法
ラティスセミコンダクターの各デバイスのWebページでDocumentationの項目のDownloadsの中でIBIS Modelを クリックすると、そのファミリのIBISモデルがZIP形式でダウンロードできます。 また、Lattice Diamondツールの場合、ProcessタブのExpo... 詳細表示
【Lattice FPGA】デバイスのBSDLモデルの入手方法
ラティスセミコンダクターの各デバイスのWebページでDocumentationの項目のDownloadsの中でBSDLModelを クリックすると、各デバイス毎のBSDLモデルがでダウンロードできます。 詳細表示
ラティスセミコンダクターのデバイスでは未使用I/Oバンクへも電源供給(1.2V〜3.3V)を推奨します。 下記ラティスのアンサーデータベースをご参照ください。 Do I need to power up unused IO banks? http://www.latticesem... 詳細表示
【Lattice FPGA】デバイス起動時のフリップフロップの初期値
ラティスセミコンダクターのFPGAのレジスタ(フリップフロップ)の初期値は"0"です。 下記ラティスのアンサーデータベースをご参照ください。 What is the state of Flip Flop outputs at power-up? The reset pins of ... 詳細表示
【Lattice 設計ツール】Diamond Programmerで使用するSPIフラッシュがリストにない
Diamond Programmerでは新しいSPIフラッシュメモリを追加することができます。 リストにあるSPIフラッシュメモリから、使用するSPIフラッシュメモリに近い仕様 のものを選択し、データシートを参照しながら各種パラメータを設定して保存 してください。 またSPI SE... 詳細表示
【Lattice 設計ツール】ispLEVER ClassicでispMACH4000シリーズをフィッティングするとGLB入力が制限を超えているというエラーが発生
ispMACH4000シリーズのGLB(Global Logic Blocks)への入力本数は36本までとなっています。 そのI/Oブロックへ配置したロジックに大きな入力本数を持つ信号があるため、制限を超えています。 ispLEVER Classicで”Auto_buffering_for_high_... 詳細表示
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。 【Verilog記述例】 GSR GSR_INST( .GSR() ); PUR PUR_INST( .PUR() ); 詳細表示
95件中 21 - 30 件を表示