【Lattice 設計ツール】デバイスの開発に使用しているパソコンが変わる場合のライセンス再発行について
パソコンの変更時に期限が有効なライセンスファイルをお持ちの場合は再発行が可能です。 ラティスのライセンス管理者アドレス(lic_admin@latticesemi.com)に直接英文のメールで 再発行依頼をいただくか、東京エレクトロンデバイスまでお問い合わせください。 ライセンス期限が切... 詳細表示
【Lattice FPGA】デバイスのIBISモデルの入手方法
ラティスセミコンダクターの各デバイスのWebページでDocumentationの項目のDownloadsの中でIBIS Modelを クリックすると、そのファミリのIBISモデルがZIP形式でダウンロードできます。 また、Lattice Diamondツールの場合、ProcessタブのExpo... 詳細表示
【Lattice FPGA】デバイスのBSDLモデルの入手方法
ラティスセミコンダクターの各デバイスのWebページでDocumentationの項目のDownloadsの中でBSDLModelを クリックすると、各デバイス毎のBSDLモデルがでダウンロードできます。 詳細表示
ラティスセミコンダクターのデバイスでは未使用I/Oバンクへも電源供給(1.2V〜3.3V)を推奨します。 下記ラティスのアンサーデータベースをご参照ください。 Do I need to power up unused IO banks? http://www.latticesem... 詳細表示
【Lattice FPGA】デバイス起動時のフリップフロップの初期値
ラティスセミコンダクターのFPGAのレジスタ(フリップフロップ)の初期値は"0"です。 下記ラティスのアンサーデータベースをご参照ください。 What is the state of Flip Flop outputs at power-up? The reset pins of ... 詳細表示
【Lattice 設計ツール】Diamond Programmerで使用するSPIフラッシュがリストにない
Diamond Programmerでは新しいSPIフラッシュメモリを追加することができます。 リストにあるSPIフラッシュメモリから、使用するSPIフラッシュメモリに近い仕様 のものを選択し、データシートを参照しながら各種パラメータを設定して保存 してください。 またSPI SE... 詳細表示
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。 【Verilog記述例】 GSR GSR_INST( .GSR() ); PUR PUR_INST( .PUR() ); 詳細表示
【Lattice FPGA】MSL(Moisture Sensitivity Level)を教えてください。
リフローに関するガイドラインが以下のURLよりダウンロードできますので、こちらも併せてご確認いただけますでしょうか。このドキュメントにMSLの情報も含まれております。 http://www.latticesemi.com/en/Support/AnswerDatabase/1/1/0/~/media/598F5... 詳細表示
【Lattice FPGA】JTAGピンを専用ピンとして使用する場合、JTAGENBピンはどのように処理すれば良いでしょうか。
JTAGENBピンはOpenとしてください。 【注意事項】 Diamond Spreadsheet ViewのGlobal Preferencesタブで"JTAG_PORT = ENABLE"(デフォルト) となっていることをご確認ください。 この場合JTAGENBピンはコンフィグレーション後にユー... 詳細表示
【Lattice FPGA】PCLKTとPCLKCの違いを教えてください。
TとCは差動の場合のペアとなります。 シングルエンドのクロックを入力される場合はPCLKTにアサインしてください。 詳細表示
82件中 21 - 30 件を表示