FPGA | TED Support Web

文字サイズ変更
S
M
L

TEDサポートウェブ > Lattice Semiconductor > FPGA

ユーザーログイン

キーワード検索

複数語検索が可能です

キーワードの間に半角スペースを入れるとAND検索になります。
キーワードの間に"｜"を入れるとOR検索になります。
キーワードの間に" -"を入れるとハイフンの後ろのキーワードを除外して検索します。

文章で検索

FAQトップに戻る

TEDサポートウェブ

閲覧の多いFAQ

『 FPGA 』内のFAQ

81件中 41 - 50 件を表示

≪ 5 / 9ページ ≫

【Lattice:FPGA】 MachXO3 FPGAファミリデバイス情報のまとめ

・MachXO3 FPGAファミリ紹介資料デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。採用のご検討にあたっては本資料をご参照ください。添付ファイル:Lattice_MachXO3_XO2_Overview_v1.0.pdf ・MachXO3... 詳細表示
- No：7747
- 公開日時：2021/07/12 17:01
- 更新日時：2021/11/02 17:51
- カテゴリー： FPGA
【Lattice:設計ツール】ModelSimでシミュレーション中に 'GSR_INST'、 'PUR_INST' に関するエラーが発生するが回避策は?

Active-HDLと同様に、GSRとPURを、テストベンチTOP階層に記述してください。詳しくは下記アンサーデータベースをご参照ください。 https://www.latticesemi.com/support/answerdatabase/3/4/340 詳細表示
- No：7712
- 公開日時：2021/06/25 16:18
- 更新日時：2021/06/29 16:31
- カテゴリー：設計ツール , FPGA
【Lattice:設計ツール】配置配線後に「VCCIOとGNDに流せる電流値は"n*8mA"まで」とのワーニングが発生するが、どうすれば良いか?

VCCIOとGNDペアの配置はラティスの各デバイスの製品ページから対象デバイスのピン配置 (Pinout)表のCSVファイルを入手して確認してください。基本的な考え方としてはVCCIOx (xはバンク番号)から次のVCCIOxの間が一つのペアとお考え下さい。この間には1本以上のGNDピンが... 詳細表示
- No：7709
- 公開日時：2021/06/25 16:10
- 更新日時：2021/06/30 18:52
- カテゴリー：設計ツール , CPLD , FPGA
【Lattice FPGA】MIPI D-PHY伝送を行う基板の開発を行うにあたり、注意点を教えてください。

説明資料を用意しておりますので、担当FAEまでお問い合わせください。 (担当FAEが不明の場合はお手数ですがヘルプデスクからお問い合わせください) 詳細表示
- No：7708
- 公開日時：2021/06/25 15:50
- 更新日時：2023/08/31 15:54
- カテゴリー： FPGA
【Lattice FPGA】Lattice FPGAを用いて、LVCMOSあるいはLVDSをMIPIに変換するには、どうしたらよいですか?

Crosslinkの場合以下URLのIPはサポート終了になっておりますので、ご注意ください。 https://www.latticesemi.com/products/designsoftwareandip/intellectualproperty/ipcore/ipcores04/cmostomipi... 詳細表示
- No：7707
- 公開日時：2021/06/25 15:46
- 更新日時：2023/08/31 15:44
- カテゴリー： FPGA
【Lattice FPGA】Lattice FPGAを用いて、MIPI D-PHYをLVCMOSあるいはLVDSに変換するには、どうしたらよいですか?

Crosslinkの場合以下IPはサポート終了になっておりますので、ご注意願います。 https://www.latticesemi.com/products/designsoftwareandip/intellectualproperty/ipcore/ipcores04/mipidphytocmos... 詳細表示
- No：7706
- 公開日時：2021/06/25 15:43
- 更新日時：2023/08/31 15:58
- カテゴリー： FPGA
【Lattice:設計ツール】Modelsimで、波形表示のフォーマットを変えたい。

Modelsimのシミュレーション波形上で、信号名を右クリック→Radix→フォーマットを選択します。 2進の他に、10進・16進他が選べます。例)/tp/sin_outを2進数から16進数に変更 /tp/sin_outを16進数に変更後詳細表示
- No：7683
- 公開日時：2021/06/18 17:09
- 更新日時：2021/06/29 16:13
- カテゴリー：設計ツール , CPLD , FPGA
【Lattice FPGA】CrossLinkのPCN04A-20について、電源シーケンスが守れない場合はどうなりますか?

この電源シーケンスが守れない場合ですが、コンフィグレーション方法および電源立上りの傾きによって発生確率が異なりますが、コンフィグレーションが正常にできなくなる可能性があり、一度その状態になってしまいますと正常に戻ることはありません。・コンフィグを内部NVCM(ワンタイムフラ... 詳細表示
- No：7680
- 公開日時：2021/06/18 17:16
- 更新日時：2023/08/31 16:04
- カテゴリー： FPGA
【Lattice 設計ツール】ModelSim Lattice Editionでシミュレーションを実行するとエラーになりますが(または非常に時間が掛かる)、どうすれば良いですか?

ModelSimのLattice Editionを使用するためには、ライセンスファイルに以下の記述、 ”ModelSIM Lattice" が必要です。もしそれが無い場合は、ラティスのテクニカルサポートに依頼してライセンスファイルを取り直してください。ラティスのサイトにログインした... 詳細表示
- No：7664
- 公開日時：2021/06/18 17:25
- 更新日時：2023/08/29 15:54
- カテゴリー：設計ツール , FPGA
【Lattice 設計ツール】ModelSimとActive-HDLの違いを知りたい。

ModelSim LE(Lattice Edition)とActive-HDL LE(Lattice Edition)の違いは以下の表の通りです。 ModelSim LE (※) Active-HDL LE 性能比較 Active-HDL LEの約7倍 (... 詳細表示
- No：7660
- 公開日時：2021/06/18 17:29
- 更新日時：2023/08/29 15:54
- カテゴリー：設計ツール , CPLD , FPGA

81件中 41 - 50 件を表示

TOPへ

PKSHA FAQ logo

ユーザーログイン

キーワード検索

TEDサポートウェブ

閲覧の多いFAQ

『 FPGA 』 内のFAQ

『 FPGA 』内のFAQ