【Lattice:FPGA】 MachXO2 FPGAファミリ デバイス情報のまとめ
・MachXO2 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachXO3_XO2_Overview_v1.0.pdf ・MachXO2 FPG... 詳細表示
【Lattice:FPGA】 XP2 FPGAファミリ デバイス情報のまとめ
注意:XP2は旧世代製品のため採用をご検討の際は 必ず販売代理店までお問い合わせください。 ・XP2 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブルのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:L... 詳細表示
【Lattice:FPGA】 iCE40 UltraPlus FPGAファミリ デバイス情報のまとめ
・iCE40 UltraPlus FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_iCE40UltraPlus_Overview_v1.0.pdf ... 詳細表示
【Lattice FPGA】2系統のクロックを切り替えて使用したいが、どうすれば良いか?
クロックをダイナミック(FPGA動作中)に切り替える場合は、専用のクロックマルチプレクサを使用すると、切り替え時のグリッチ発生を防ぐことができます。 詳しくは各デバイスのPLL・クロックのテクニカルノートやライブラリガイドを参照ください。 詳細表示
【Lattice 設計ツール】Lattice DiamondやRadiantでタイミング制約にSDC(FDC)を使用できますか?その場合使用できない制約などはありますか?
Lattice DiamondおよびRadiantではSDCまたはFDCを使用できます。 (Radiantでは論理合成時はLDC、配置配線時はPDCがデフォルトですが、SDC/FDCとは互換性があります。) SDC/FDCは論理合成時に読み込まれ、配置配線のタイミング制約および解析に適用されます。... 詳細表示
【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は?
Diamond上で、Hierarchy Viewから、該当ブロックを右クリック→Verilog/VHDL Test Fixture Templateを実行します。 実行後、File List ViewのInput Filesのリストの最後に追加されますので、ダブルクリックして開き、入力信号などの 追記... 詳細表示
【Lattice 設計ツール】2入力クロックをセレクタで選択し使用する回路でタイミング解析を実施する方法は?
2つの周波数に対してそれぞれ単独で制約する制約ファイル(LPF)を作成し、2種類の制約ファイルでそれぞれ配置配線 (Place&Route)を実施すると、制約が*.prfファイルに変換され生成されます。 タイミング解析でそれぞれの*.prfファイルを指定して2回タイミング解析を行うと、2つの周... 詳細表示
【Lattice 設計ツール】ラティスの開発ツールをインストールしライセンスを設定したがライセンスエラーとなる。
ライセンスファイルのパスを正しく設定してもライセンスエラーとなってしまう場合はレジストリの編集をご検討ください。 ラティス開発ツール関係のレジストリは2種類あります。添付ファイルをご参照ください。 なお、レジストリは編集前にバックアップを取るなど十分注意して編集してください。 詳細表示
【Lattice FPGA】CertusPro-NXのコンフィグ開始を遅らせる方法は?
コンフィグレーション開始を遅らせる目的でPROGRAMNをLowに保持していただいて構いません。 詳細表示
【Lattice FPGA】MachXO5-NXの基板チェックシートはあるか?
ラティスセミコンダクターが提供するHardware Checklistがありますのでご参照ください。 下記のMachXO5-NXの製品ページの「Documentation」から「MachXO5-NX Hardware Checklist (FPGA-TN-02274)」の最新版をダウンロードしてください。 h... 詳細表示
82件中 51 - 60 件を表示