【Lattice:設計ツール】ModelSimでシミュレーション中に 'GSR_INST'、 'PUR_INST' に関するエラーが発生するが回避策は?
Active-HDLと同様に、GSRとPURを、テストベンチTOP階層に記述してください。 詳しくは下記アンサーデータベースをご参照ください。 https://www.latticesemi.com/support/answerdatabase/3/4/340 詳細表示
【Lattice 設計ツール】Lattice DiamondやRadiantでタイミング制約にSDC(FDC)を使用できますか?その場合使用できない制約などはありますか?
Lattice DiamondおよびRadiantではSDCまたはFDCを使用できます。 (Radiantでは論理合成時はLDC、配置配線時はPDCがデフォルトですが、SDC/FDCとは互換性があります。) SDC/FDCは論理合成時に読み込まれ、配置配線のタイミング制約および解析に適用されます。... 詳細表示
【Lattice 設計ツール】ModelSim Lattice Editionでシミュレーションを実行するとエラーになりますが(または非常に時間が掛かる)、どうすれば良いですか?
ModelSimのLattice Editionを使用するためには、ライセンスファイルに以下の記述、 ”ModelSIM Lattice" が必要です。もしそれが無い場合は、ラティスのテクニカルサポートに依頼して ライセンスファイルを取り直してください。 ラティスのサイトにログインした... 詳細表示
【Lattice FPGA】CrossLinkのMIPI D-PHYブリッジIPで、任意のMIPI DPHYに配置する方法はあるでしょうか。
一度、Place&Route Designを実行後にMapレポートを開き、ASIC Componentsの項目の中でType:MIPIDPHY となっているインスタンスを見つけ、コピーします。 次に制約ファイル(*.ldf)を開き、次のような制約を追加します。 LOCATE COMP "<コピーし... 詳細表示
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。 【Verilog記述例】 GSR GSR_INST( .GSR() ); PUR PUR_INST( .PUR() ); 詳細表示
【Lattice:設計ツール】 Lattice Diamond 情報のまとめ
・Lattice Diamondの入手と使用方法 Diamond の最新版は Lattice社ホームページより入手をお願い致します。 インストールガイド、ユーザーガイドなど各種資料についても 同ページから閲覧、ダウンロードすることが可能となっております。 Lattice ... 詳細表示
【Lattice 設計ツール】Diamond Programmerで使用するSPIフラッシュがリストにない
Diamond Programmerでは新しいSPIフラッシュメモリを追加することができます。 リストにあるSPIフラッシュメモリから、使用するSPIフラッシュメモリに近い仕様 のものを選択し、データシートを参照しながら各種パラメータを設定して保存 してください。 またSPI SE... 詳細表示
【Lattice 設計ツール】異なるクロックドメイン間のタイミング解析を行わせない方法
以下のような制約を制約ファイル(*.lpf)に追記してください。 例) クロックドメインCLK_AからCLK_Bのパスを解析から除外 BLOCK PATH FROM CLKNET "CLK_A" TO CLKNET "CLK_B"; 詳細表示
【Lattice:設計ツール】 Lattice Radiant 情報のまとめ
・Lattice Radiant の入手と使用方法 Radiant の最新版は Lattice社ホームページより入手をお願い致します。 インストールガイド、ユーザーガイドなど各種資料についても 同ページから閲覧、ダウンロードすることが可能となっております。 Lattice Rad... 詳細表示
【Lattice 設計ツール】Synplify Proのエラーおよびワーニングメッセージの調べ方を知りたい
お手数ですが、Synplify Proを単体起動して再度論理合成を実行してください。 ログのエラーやワーニングの番号をクリックするとヘルプが開き、意味を調べることができます。 詳細表示
36件中 21 - 30 件を表示