- TEDサポートウェブ > Lattice Semiconductor > FPGA > 【Lattice FPGA】 MachXO5-NXのPLLでリセットを使用しているが解除してもPLLがロックしない
ユーザーログイン
TEDサポートウェブ
【Lattice FPGA】 MachXO5-NXのPLLでリセットを使用しているが解除してもPLLがロックしない
MachXO5-NXのPLLをリセット付きで使用していますが、リセットを
解除してもPLLがロックしない場合があります。これはなぜでしょうか？
- カテゴリー :
回答
PLLのリセット解除はクロックが安定してから行ってください。
sysCLOCK PLL Design and UserGuide for Nexus Platform
(FPGA-TN-02095-x-x-sysCLOCK-PLL-Design-and-User-Guide-for-Nexus-
Platform、”x-x”部分はRevisionを示します)
の“14.5.3 RST Input“に次の記載がございます。
The reference clock must be stable before the RST signal is deasserted.