- TEDサポートウェブ > Lattice Semiconductor > FPGA > 【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
ユーザーログイン
TEDサポートウェブ
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
RTLシミュレーションを実施しましたが、期待した結果が得られません。
- カテゴリー :
回答
テストベンチファイルにGSR（Global Set/Reset）及びPUR（Power Up Set/Reset）はインスタンスされていますか。
【Verilog記述例】
GSR GSR_INST(
.GSR()
);
GSR GSR_INST(
.GSR()
);
PUR PUR_INST(
.PUR()
);
.PUR()
);