• 文字サイズ変更
  • S
  • M
  • L
  • No : 1758
  • 公開日時 : 2018/09/14 14:44
  • 更新日時 : 2018/10/01 12:01
  • 印刷

【Lattice:FPGA/設計ツール】RTLシミュレーションで期待した結果が得られません。

RTLシミュレーションを実施しましたが、期待した結果が得られません。
カテゴリー : 

回答

テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。
【Verilog記述例】
GSR GSR_INST(
 .GSR()
); 
PUR PUR_INST(
 .PUR()
);

アンケート:ご意見をお聞かせください

ご意見・ご感想をお寄せください お問い合わせを入力されましてもご返信はいたしかねます