- TEDサポートウェブ > NXP Semiconductors > i.MX > 【NXP：i.MX】 i.MX7ULPでVLLSモード時の各GPIOの設定について
ユーザーログイン
TEDサポートウェブ
【NXP：i.MX】 i.MX7ULPでVLLSモード時の各GPIOの設定について
i.MX7ULPでCortex-A7とCortex-M4の両方をVLLSモードにした場合、各GPIOピンの機能(設定)は保持されますか。
- カテゴリー :
回答
RGPIO2P1(Port A-B)、RGPIO2P1(Port C-F)のどちらもVLLS時はPower Gatedとなりますので機能は保持されません。