- TEDサポートウェブ > NXP Semiconductors > Analog > 【NXP：Analog】 PTN3460の電源シーケンスについて
ユーザーログイン
TEDサポートウェブ
【NXP：Analog】 PTN3460の電源シーケンスについて
PTN3460Iについて、外部1.8V LDOを使用した場合の電源シーケンスについて、AN11489 PTN3460 power up reset requirement の 4.Power sequencing に「 Fig 2. VDD(3v3) always greater than VDD(1v8) by 0.7 Vminimum VDD(3v3) 」の記載がありますが、どういう意味でしょうか。
- カテゴリー :
回答
■以下の条件で使用可能です。
・VDD (3v3) < 0.7Vのケース： VDD (3v3) > VDD (1v8)
・VDD (3v3) > 0.7Vのケース： VDD (3v3) - VDD (1v8) > 0.7V
・VDD (3v3) < 0.7Vのケース： VDD (3v3) > VDD (1v8)
・VDD (3v3) > 0.7Vのケース： VDD (3v3) - VDD (1v8) > 0.7V
電源投入シーケンス状態において、VDD (3v3) > 0.7V の場合、VDD (3v3) が常に VDD (1v8) より 0.7V (最小)大きい必要があります。
■以下の条件では使用不可能です。
・VDD (3v3) < 0.7V のケース： VDD (3v3) < VDD (1v8)
・VDD (3v3) < 0.7V のケース： VDD (3v3) < VDD (1v8)
また「VDD (3v3) > 0.7Vのケース： VDD (3v3) - VDD (1v8) > 0.7V 」の制限は、パワーアップシーケンスでのみ必要です。
パワーアップシーケンス時には、PTN3460の内部POR（パワーオンリセット）回路が正しく機能しなければなりません。
パワーダウンシーケンス時には、PTN3460が最終的にパワーオフモードになるのでこの条件は必要ありません。
パワーアップシーケンス時には、PTN3460の内部POR（パワーオンリセット）回路が正しく機能しなければなりません。
パワーダウンシーケンス時には、PTN3460が最終的にパワーオフモードになるのでこの条件は必要ありません。