文字サイズ変更
S
M
L
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
>
【Lattice FPGA】デバイスの未使用ピンの処理方法
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1070件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(760件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
CPLD
(21件)
FPGA
(81件)
電源管理IC
(14件)
設計ツール
(35件)
その他
(2件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
戻る
No : 940
公開日時 : 2018/08/22 17:43
更新日時 : 2023/08/31 17:07
印刷
【Lattice FPGA】デバイスの未使用ピンの処理方法
ラティスセミコンダクターのFPGAあるいはCPLDの未使用ピンの基板上の処理方法は?
カテゴリー :
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
回答
ラティスセミコンダクターのFPGAおよびCPLDでは、未使用ピンには自動で
内部プルダウン処理されるため、外部処理は必要ありません。
下記、ラティスセミコンダクターのアンサーデータベースもご参照ください。
Do the unused I/O pins need to be grounded in a device?
http://www.latticesemi.com/en/Support/AnswerDatabase/7/3/738.aspx
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【TI:電源IC】 LP8733 Gated Mode動作時のPGOODピンのデフォルトの出力状態について
【TI:電源IC】 LP2982/2895:BYPASSピン接続キャパシタ必須有無
【Lattice FPGA】MachXO2とMachXO3L/3LFの違いは
【Lattice FPGA】JTAGピンを専用ピンとして使用する場合、JTAGENBピンはどのように処理すれば良いでしょうか。
【Lattice 設計ツール】Lattice Diamondの有償版と無償版の違い
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ