文字サイズ変更
S
M
L
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
>
【Lattice 設計ツール】異なるクロックドメイン間のタイミング解析を行わせない方法
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1070件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(760件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
CPLD
(21件)
FPGA
(81件)
電源管理IC
(14件)
設計ツール
(35件)
その他
(2件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
戻る
No : 964
公開日時 : 2018/08/21 18:17
更新日時 : 2023/08/29 15:58
印刷
【Lattice 設計ツール】異なるクロックドメイン間のタイミング解析を行わせない方法
デザインに異なるクロックドメイン間のデータの受け渡しがあり、Lattice Diamondで
インプリメントするとタイミングエラーになってしまいます。
この部分のタイミング解析を行わせたくない場合はどのようにすれば良いでしょうか?
カテゴリー :
TEDサポートウェブ
>
Lattice Semiconductor
>
設計ツール
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
回答
以下のような制約を制約ファイル(*.lpf)に追記してください。
例) クロックドメインCLK_AからCLK_Bのパスを解析から除外
BLOCK PATH FROM CLKNET "CLK_A" TO CLKNET "CLK_B";
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【Lattice 設計ツール】Lattice Diamondの有償版と無償版の違い
【Lattice 設計ツール】Synplify Proのエラーおよびワーニングメッセージの調べ方を知りたい
【Lattice 設計ツール】Lattice Diamondが起動できない
【Lattice 設計ツール】Lattice Diamondの回路図エディタで入力・出力ポートを追加する方法
【Lattice FPGA】デバイスでスペクトラム拡散クロック(SSC)を生成できるか
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ