【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.1 DDR4 Introduction)
接続とレイアウトに影響する拡張機能を以下に示します。 ・ACT_nピンの追加?このピンは、以前はコマンドピンと呼ばれていたピン (RAS_n、CAS_n、およびWE_n)を追加のアドレスピンとして 使用できるようにするためのシグナリングを提供します。 これらのピンは、ACT_nがローの場合 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.15 Channel, Byte, and Bit Swapping)
Index Index(DDR) <前の手順へ 3.15 Channel, Byte, and Bit Swapping データおよびアドレス/制御を含むすべての信号は、 DDRコントローラーからLPDDR4メモリに1対1でルーティングする必... 詳細表示
【TI:電源IC】 LM5155系とLM5156系の相互載せ替え(WSON(12)パッケージ)
LM5155系とLM5156系は7番ピンが異なります。 LM5155系はアナログGND(AGND)、 LM5156系はスぺクトラム拡散ディセーブル信号(DITHOFF)です。 下図のように、7番ピンからVCCとAGNDへの2経路を用意して、 有効化する経路に0Ω抵抗を配置してください 詳細表示
【TI:電源IC】 UCC28056とUCC25630x/40xのバーストモードのタイミングを同期させる方法について
UCC28056のバーストモードは使用する状況に応じて最大負荷の10%または15%で自動で有効になります。 UCC25630x/40xのバーストモードはLL/SSピンおよびBWピンでプログラムされます。 2つのデバイスが同時にバストモードに入る必要がある場合、 UCC28056がバーストモードに入っ 詳細表示
1.PF0100はピンストラッピングとレジスタ設定にてOTPレジスターに関する以下の3つの動作の設定が可能です。 ①製品サフィックスに対するOTPヒューズの値で起動する動作 ②TBBOTPレジスタの値で起動する動作 ③工場出荷時のdefault値で起動する動作 各動作の設定は以下 詳細表示
【NXP:i.MX】 i.MX8MPlusのMIPI_VREG2_CAPについて
MIPI_TEST_DNU が正しいです。 MIPI_TEST_DNUはMIPI_VREG2_CAPが名称変更されたものです。 詳細表示
【NXP:DN】 LS1023A/LS1043A アンダーシュート/オーバーシュート
ありません。 また、”MAX_OV_RNG”を超える電位が印可された場合には、デバイスの信頼性に影響を与える懸念があります。 詳細表示
LM5022のソフトスタートの機能は、SSピン電圧でCOMPピン電圧の制御とスイッチ電流の制御が行われています。 (データシート12ページ参照) この機能はVCC電圧とUVLOが規定以上の電圧となった時です。9ページの内部ブロック図において、 SS電圧が誤差アンプの動作を制御するような構成が記載されています 詳細表示
【NXP:i.MX】 i.MX6DL VDDHIGH_INの最大供給電流について
VDDHIGH_IN1とVDDHIGH_IN2の両方合わせて125mAとなります。 詳細表示
【NXP:i.MX RT】 i.MX RT1020のPMIC_ON_REQとPOR_Bについて
i.MX RT1020のデータシート(IMXRT1020CECRev. 3, 08/2021、IMXRT1020IECRev. 3, 08/2021)の記載が間違っています。 PMIC_ON_REQは出力、POR_Bは入力です。 Table 83. 20 x 20 mm functional cont... 詳細表示
218件中 121 - 130 件を表示