【NXP:DN】 LX2160A デバイス内部の DDR 配線遅延について
LX2160Aファミリー製品は、デバイス内部の配線遅延については公開されていません。 しかしNXP社からは、パッケージ内部では各信号は等長配線であることを案内しています。 従いまして、お客様の作成する基板では、デバイスのピンからの配線長を考慮し設計してください。 詳細表示
【NXP:DN】 LX2160 FlexSPI BポートのCSピンについて
いいえ、LX2160 データシート(2023年3月現在、参照するには無償ユーザ登録後のサインインが必要です)に記載しているPin listが正しく、XSPI1_B_CS0_B はありません。使用できません。 詳細表示
【NXP:i.MX】 i.MX8MPlusのリセット中のピンの状態について
パワーアップシーケンス中は不定で該当BallのPower Groupの電源電圧が安定した後にTable 77の状態となります。 それ以降はリセット中もReset Conditionの状態が保証されます。 GPIO1_IO01のようにduring resetとafter resetでそれぞれ... 詳細表示
【NXP:Analog】 TJA1043のWAKEピンについて
Bus-wake用に150k抵抗でプルアップします。Local-wake時用にローサイドスイッチとRsを介してプルダウンする動作となります。 下記を参照してください。 詳細表示
【Lattice:設計ツール】配置配線後に「VCCIOとGNDに流せる電流値は"n*8mA"まで」とのワーニングが発生するが、どうすれば良いか?
VCCIOとGNDペアの配置はラティスの各デバイスの製品ページから対象デバイスのピン配置 (Pinout)表のCSVファイルを入手して確認してください。基本的な考え方としてはVCCIOx (xはバンク番号)から次のVCCIOxの間が一つのペアとお考え下さい。 この間には1本以上のGNDピンがあり 詳細表示
【NXP:i.MX】 i.MX8MPlusのピンのReset conditionが確定するタイミングについて
パワーアップシーケンス中は不定で該当BallのPower Groupの電源電圧が安定した後に確定します。 詳細表示
【NXP:NFC】 CLRC663 PlusのSPIピン未使用時の端子処理について
内部でPull-upされていますので、OPENのままで問題ありません。 詳細表示
【NXP:DN】 T1014/T1024 SPI/I2Cに接続されているデバイスのメモリマッピング
SPI/I2Cに接続されているデバイスは、アドレスマップ上にアサインすることはできません。 SPI/I2Cはレジスタ経由での間接アクセスとなります。 詳細表示
【TI:電源IC】 TPS2557、TPS2065 ENピンのプルダウン抵抗有無
内部でプルダウン抵抗はありません。 EN端子はOpenにせずに使用してください。 詳細表示
TA_PROG_SFP は、ユーザが セキュアブート ( secure boot ) を使用する際に、所定のシーケンスに従い電源を入力し、キーを書き込む際に使用します。 セキュアブートを使用しない場合は、TA_PROG_SFPはGNDに接続します。 NXP社の各Layerscape 製品の評価ボードは... 詳細表示
218件中 81 - 90 件を表示