【TI：クロック/タイミング】 LMK1C1104：立ち上り時に数クロック出力されない現象

電源と1Gを同時に立ち上げた時、クロック出力が有効になる為には下記2点が必要です。 ・電源が安定した後に最大3ms ・1GがONになる為の検出として最大5サイクルのCLKIN入力 データシート6ページ目のクロック出力仕様、及び8ページ目の図8-4を参照して下さい。 LMK1C1104データ 詳細表示

【TI：電源IC】 UCC28056 ピン間短絡時に出力過電圧となる場合の対策について

LLC回路にUCC25630x/UCC25640xを使用すると、UCC28056が過電圧状態時にデバイスを停止させる事が可能です。UCC25630x/UCC25640xのRVCCピンからUCC28056のVCCピンに電力供給を行う事で、その機能を実現できます。 これらの製品には入力電圧過電圧検知機能... 詳細表示

【TI：電源IC】 TPS6510x 昇圧コンバータVO1不使用時のチャージ・ポンプVO2, VO3の使用可否

TPS6510x はVO1をSUPピンに入力し、VO2とVO3の入力電源とします。 従いまして、VO1を使用せずに、VO2とVO3は使用不可です。 以下のE2E記事も参照してください。 TPS65105: Using Vo2 and Vo3 without Vo1 詳細表示

【TI：ロジック】 TXSシリーズ リーク電流について

①OE端子が0VやVCCAのレベルでない中間電位の場合、I/O端子が、オープン、HI-Z等のフローティング状態の場合に、 電源電圧VCCx端子に消費電流(ICC)のスペックを超える電流が流れる可能性はあります。 電源電圧VCCxが、0V～2.3Vの過渡時は、OE端子をグランドにすることで、この問題を回避する事 詳細表示

【TI：アンプ】 入力電圧について

入力端子へ流せる最大電流が規定されているオペアンプの場合、 高電圧印加時にその電流以下になるような電流制限抵抗を入れることで保護が出来ます。 最大電流が規定されていない場合は、オペアンプの入力端子と電源間にダイオードを接続してください。 また、高電圧印加時にダイオードが破壊されないように 詳細表示

【TI：電源IC】 TPS55318/9 Power Good端子について

6.5V以下であれば電気的に問題ありませんが、PGOODはVDD端子が1V以上で有効となります。 プルアップ先の電源がVDDより先に供給される場合、PGOOD端子はOpenとなりますので、 VOUTが設定値でないにも関わらずHighとなります。 PGOOD出力をENとANDを取る等の対策で回避可能ですが 詳細表示

【TI：電源IC】 TLC59482 フェイルセーフ機能の有無について

TLC59482は、マイコンなどが暴走して入力に意図しないデータが書き込まれた時に フェイルセーフする機能は持っていません。 TLC59482にある機能としては、内蔵のPower-On Resetが電源電圧が規定以下になると 内部レジスタを初期値に戻します。 また、Control Data Latch 詳細表示

【TI︓電源IC 】 TPS650861のDDR用のVREF信号

BUCK6が生成するVDDQ出力を抵抗分圧して、VREFを生成する方法があります。 その際、±0.1%や±0.5%誤差の高精度な抵抗が必要になります。 必要に応じて、TPS51206やTPS51200のようなDDRメモリ向け電源ICも検討してください。 なお、TPS650861にはVTT端子が 詳細表示

【TI：電源IC】 TPS22918の入出力キャパシタ容量

CINがCLの10倍未満で設定した場合、下記2点の現象が考えられます。 ・CL容量が大きい時はインラッシュが増加し、更にCINが小さい時はVinが低下 ・CIN<CL時で電源動作時に突然Vinが低下やOFFした場合、Vout>Vinになる瞬間が発生 下記TIのQ&Aサイトを参照して下さい。 TI E2 詳細表示

【NXP：DN】 LS1023A/LS1043A Power Management IC 使用時の電源構成について

LayerscapeシリーズのPower On Reset時の電源シーケンスに対応するため、Power Management ICとしてMC34VR500Vxxを案内しています。 しかし、LS1023A/LS1043A含むミドルクラスのSoCは出力電流が足りず、MC34VR500V +αの電源構成が必要となります 詳細表示