文字サイズ変更
S
M
L
TEDサポートウェブ
>
Lattice Semiconductor
>
設計ツール
>
【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は?
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1070件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(760件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
CPLD
(21件)
FPGA
(81件)
電源管理IC
(14件)
設計ツール
(35件)
その他
(2件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
戻る
No : 13631
公開日時 : 2023/02/09 16:57
印刷
【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は?
Lattice Diamondを使用しています。
テストベンチの作成でロジックの階層をインスタンスする記述に手間がかかりますが、良い方法はありますか?
カテゴリー :
TEDサポートウェブ
>
Lattice Semiconductor
>
設計ツール
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
回答
Diamond上で、Hierarchy Viewから、該当ブロックを右クリック→Verilog/VHDL Test Fixture Templateを実行します。
実行後、File List ViewのInput Filesのリストの最後に追加されますので、ダブルクリックして開き、入力信号などの
追記をしてテストベンチを完成させてください。(添付ファイルの画面イメージをご参照ください)
添付ファイル :
Lattice_create_Test_Bench_Template_from_Hierarchy_View.png
Lattice_created_Test_Bench_Template_in_File_List_View.png
Lattice_created_Test_Bench_Template.png
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【TI:ロジック】 SN74LVCH/LVTH/ALVTH/ALVCH/AVCH/ABTHファミリ バス・ホールド回路の入力電流の解釈
【NXP:i.MX】 i.MX7の電源投入時からPOR解除までのGPIOの状態について
【TI:ロジック】 SN74LV08A/SN74LVC08A 製品置換え時の注意点
【TI:ロジック】 TXBシリーズ 入力がオープンの場合の出力の状態について
【Lattice 設計ツール】Lattice DiamondやRadiantでタイミング制約にSDC(FDC)を使用できますか?その場合使用できない制約などはありますか?
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ