【Lattice 設計ツール】ispLEVER ClassicでispMACH4000シリーズをフィッティングするとGLB入力が制限を超えているというエラーが発生
_glb_fanin"というオプション設定をすることで回避 できる場合もありますが、バッファ挿入されるためタイミングが変わる(遅くなる)というデメリット があります。 また、どうしても回避できない場合はピン配置の変更をご検討ください。 詳細表示
【Lattice FPGA】MachXO2でLVDS33を使用する方法
Lattice DiamondのSpreadsheet ViewではIO TypeでLVDS25を選択し、制約ファイル*.lpfとして保存してください。 次に*.lpfをエディタで開き、そのバンクのVCCIO設定を以下のように3.3Vとして保存してください。 例)バンク1のピン"a1"および"a2 詳細表示
【TI:プロセッサ】 AM437x マルチプレクスされている端子のMODE設定について
Registers"を参照してください。(下記は一部抜粋したものです) Table 7-11に記載のOffsetの 800h~AC4hまでのCTRL_CONF_<ピン名>の各々が 端子毎の"Control Register"を示します。 CTRL_CONF_<ピン名>のピン名は、AM437xデータ 詳細表示
デバイスの正常動作を保証し、1ピンあとりの出力端子が流すことができる電流値は、 推奨動作条件(Recommended Operating Conditions)にて、IOH/IOLとして規定されています。 出典:SN74LV244Aデータシート REVISED OCTOBER 2015年版 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.2 電源
ものです。 実際の消費電力は、電気的パラメータ、シリコンプロセスのばらつき、環境条件、 および動作中にプロセッサで実行されるユースケースに依存するため、 実際のシステムで検証する必要があります。 - システム設計において、各電源ピンに正しい電源電圧が印加されることを確認しましたか? SoCに 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.3 DDR4 Interface Schematics)
ています。 16ビットSDRAMデバイスは、2つの8ビットデバイスのように見えます。 Figure 2-1に、単一のx16SDRAMを使用した 16ビットインターフェイスの接続の概略を示します。 プロセッサのバイトレーンの1つを使用しない場合、 未使用のピンを処理する適切な方法は、 未使用の 詳細表示
【TI:電源IC】 TPS84A20:Voutの絶対最大定格
Ratings of Vout for LMZ31710 and TPS84A20 Voutを5.5V以上に設定する事も可能ですがアプリケーションノートの 項目Setting the Output Voltageに記載の様に以下調整してください。 ・SENSE+ピンをOpenに変更 ・VoutはVinの 詳細表示
【NXP:Auto】 S32K3xx GPIO以外に割当てた際のIO特性について
はい、GPIO以外に割り当てたときにもAC特性が適用されます。 例えば、eMIOSでは、PWM信号の出力ピンが PAD type によって、立上り時間/立下り時間が異なります。 TR_TF_33_S / TR_TF_33SP / TR_TF_50M / TR_TF_50_F など。 S32K 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.17 Bit Swapping)
Index Index(DDR) <前の手順へ 2.17 Bit Swapping 2.17.1 Data Bit Swapping データ・ビット・スワップは、スワップされるビットが 同じバイト・グループ内にある限り、 ルーティング... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェックについて
する推奨事項 2.1 EVM vs. データシート 2.2 電源 2.3 未使用ピン 2.4 リセット 2.5 ブートモード 2.6 クロッキング 2.7 システムの問題 2.8 DDR 2.9 mmc 2.10 OSPIとQSPI 2.11 GPMC NAND 2.12 i2c 2 詳細表示
218件中 171 - 180 件を表示