【TI：ロジック】 ロジック全般 パワー・アップ・スリーステート

保守点検などの為にシステムの電源を切断することなく動作中のバス・ラインにデバイスや基板などを 抜き差しすることがあります。このような活線挿抜アプリケーションに対応する為に内蔵されている 回路があります。この回路は電源電圧を監視し、Vccが0～1.5V※の間は出力を強制的に ハイ・インピーダンス 詳細表示

【TI：ロジック】 ロジック全般 Ioffスペックとは

Ioffとは、電源電圧OFF(Vcc=0V)時(パーシャル・パワーダウンなど)に入出力に流れ込む電流を指します。 Ioffで電流値を制限することにより入出力がハイ・インピーダンス(Hi-Z)状態になる事を保証します。 部分的に電力を遮断して、低消費電力化を目指すパーシャル・パワーダウン 詳細表示

【TI：インターフェイス】 DP83822 RESET端子について

データシートのプルアップの規定より、DP83822は内部リセットが可能になっていますので、オープンでも 問題はありませんが、電源の立ち上がり等の条件により、CR回路追加によるタイミング調整が必要になります。 (評価ボード回路図を確認してください。) 別の方法として確実にリセットをするには、電源の立ち上がり及びX1 詳細表示

【TI：プロセッサ】 AM335x　DDR I/Fの未使用端子の処理方法

DDR I/Fの未使用端子の処理方法は、下記の通りです。 DDR_DQS0/1:1KΩ抵抗を介しVDDS_DDRに接続 DDR_DQSn0/1:1KΩ抵抗を介しグランドに接続 DDR_VTP:50Ω抵抗を介しグランドに接続 VDDS_DDR:システム上可能な任意の1.8V電源に接続 VDDS 詳細表示

【TI：アンプ】 LM339 コモンモード入力電圧範囲外の挙動

入力電圧範囲については、データシートにInput Voltage Rangeという 項目があり、ここに今回の条件による動作が記載されています。 IN+がコモンモード電圧範囲よりも高くなっている場合、 ①IN +がコモンモードより高く、IN-がコモンモードのとき、出力はハイインピーダンスになり、出力ト... 詳細表示

【TI：アイソレーション】 ISO全般　PCBトレースの配線や部品配置で注意すべき点

ください。 この場合、インダクタンスの増加を最小限に抑えるために 出来るだけ小さいサイズのビアを使用してください。 7.インピーダンスコントロールと電源ノイズの最小化のために 安定した電源プレーンとGNDプレーンを使用してください。 8.ノイズの拾い上げを防ぐ 詳細表示

【Lattice：FPGA】 CrossLink FPGAファミリ デバイス情報のまとめ

・CrosslinkFPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_CrossLink_Plus_Overview_v1.0.pdf ・C... 詳細表示

【Lattice：FPGA】 CrossLinkPlus FPGAファミリ デバイス情報のまとめ

・CrosslinkPlus FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_CrossLink_Plus_Overview_v1.0.pdf ... 詳細表示

【Lattice：FPGA】 CrossLink-NX FPGAファミリ デバイス情報のまとめ

・Crosslink-NX FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_CrossLinkNX_Overview_v1.0.pdf ・Cros... 詳細表示

【TI：ロジック】 SN74LV123Aの保護ダイオードについて

【判断基準】 以下の式が成り立つとき、外付けダイオードによる保護が必要となります。 t < (Vcc x Ct) / 20mA t:電源電圧の立下り時間[ns] Vcc:電源電圧[V] Ct:タイミング・コンデンサ容量[pF] 電源OFFによってタイミング・コンデンサ内の電荷は 詳細表示