【NXP:DN】 LS1026A/LS1046A DDR4メモリ VPP電源の入力タイミング
DDR4メモリのVPP電源は、LS1046Aの電源シーケンスにおいて、LS1046A GVDD電源の前、または同時に入力する必要があります。 参考資料と、以下抜粋です。 AN5097, Hardware and Layout Design Considerations for DDR4 SDRAM 詳細表示
【TI:プロセッサ】 デバッグ時における電源デバイスの設定方法について
通常はブート後にプログラム上で(C言語にて)電源デバイスを設定する必要があります。 SDKに含まれるブートプログラム(セカンダリブートローダー)では、 AVS(Adaptive Voltage Scaling)およびABB(Adaptive Body Biasing)の設定含め、 電源 詳細表示
【TI:電源IC】 スーパーキャパシタを充放電するバックアップ用回路について
TIのリファレンスデザインのPMP9761が仕様に該当するかと思われます。 回路動作としてはMAIN電源からSYS電源に電力を供給しつつTPS63060を介してキャパシタにチャージを行います。 キャパシタへのチャージはダイオードを介してのプリチャージも同時に行います。 MAIN電源が切断されると 詳細表示
【TI:ロジック】 SN74CBT1G125の電源オフ時の信号入力
SN74CBT1G125は電源オフ時には入力ポートへ信号入力できません。 CBTファミリーには、電源オフ時のIoff保護機能が無いためです。 CBTLV / CB3QファミリのデバイスにはIoff保護回路があり、Vccが0Vのときに入力ポートに入力できます。 SN74CBTLV1G125を検討し 詳細表示
【NXP:RF】 GaN HEMT FETの電源印可について
NXPのGaN HEMT FETは、デプレッション型FETになっておりますので、 ドレイン電圧だけを加えると、大電流が流れFET破損になります。 電源投入時は、ゲート電圧印加、次にドレイン電圧印加となり、 電源遮断時は、ドレイン電圧遮断、次にゲート電圧遮断となります。 詳細表示
【TI:プロセッサ】 66AK2G12: 各電源に必要な電流量
以下資料を参照してください。 66AK2G12 Power Consumption Summary なお、電源設計には適切なマージンを持たせてください。 詳細表示
【TI:データ・コンバータ】 ADCの分解能に対するリファレンス電源
こちらの"Example Voltage Reference Recommendation to Data Converters"を確認してください。 分解能に対するリファレンス電源の一覧表です。 詳細は各ADCのデータシートのリファレンス電源項目を確認してください。 詳細表示
【TI:ロジック】 SN74LVTH16244Aの電源について
すべての電源(Vcc)端子は、デバイス内部でCOMMONとなっています。 また、すべてのGND端子もデバイス内部でCOMMONとなっています。 したがって、電源端子が1本でもつながっていれば基本的に動作しますが、 ノイズの分散・吸収、電源電流の供給(電源インピーダンスの減少)を目的に、 電源端子の複数配置を 詳細表示
対となるP82B96のVCC(赤丸)は同じ電圧にしなくてはなりません。 VCC1とVCC2(青丸)の電圧は異なっても問題ありません。 引用:P82B96データシート(SCPS114C) 詳細表示
【TI︓インターフェイス】 SN65HVDA540-Q1 電源シーケンス
電源シーケンスの規定はありません。 こちらのe2eを参照してください。 詳細表示
413件中 401 - 410 件を表示