【TI:その他】 熱抵抗 RθJA、RθJCと熱特性パラメータΨJTについて
デバイス破壊からの保護およびデバイスの正常動作を保証するために、 ジャンクション温度(PN接合部の温度)の管理が非常に重要になります。 マイコンやプロセッサなどは温度センサーを内蔵し、ジャンクション温度を計測できる製品もありますが、 ロジック製品などは熱抵抗や熱特性パラメータを用いて 詳細表示
I2Cインターフェイスは入力バッファを備えたオープンドレインドライバを使用してバス上のロジック信号を決定します。 I2CインターフェイスはHighでアイドル状態、つまり通信がない限りバス上の信号はHigh状態となります。 プルアップ抵抗はデータ転送の両方向でHigh状態を生成します 詳細表示
【TI: その他】 ソフト・エラー・レート(SER)の確認方法
TIは通常、製品のテストは行いませんが、SERの正確なモデリングを可能にするために、 量産SRAMアレイとシーケンシャル・ロジック・アレイを含むテストチップを設計しました。 これらはオンラインのSER推定計算機に統合され、CMOSテクノロジー(350nm~20nm)で 製造されたTI製品のSERの上限を測定 詳細表示
【TI:アイソレーション】 ISO7842 入力クロック周波数
①通過周波数帯は100Mbpsとなりますので、50MHz 迄のロジック入力の通過が可能です。 ②波形データはありません。 出力波形は当デバイスがアナログ入出力のデバイスではなくデジタル信号処理となりますので、方形波の出力となります。 尚、50MHzより高周波のクロックでは、波形のスキップが生じる事となり 詳細表示
【Lattice:FPGA】 CrossLink-NX FPGAファミリ デバイス情報のまとめ
・Crosslink-NX FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_CrossLinkNX_Overview_v1.0.pdf ・Cros... 詳細表示
【NXP:i.MX】 i.MX8MPのVDD_SOCのモードについて
supply for SoC logic パラメータを参照してください。 (Typ = 0.85V , 0.95V ) SoC起動後に、動的には変更できません。 詳細表示
各種Resetの定義は下記の通りです。 ・Cold Reset:特定のエンティティのすべてのロジックに影響します。 すなわち電源が完全に切れている状態から起動させます。 ・Warm Reset:特定のエンティティのすべてのロジックに影響を及ぼさない 部分的なリセットです 詳細表示
【Lattice 設計ツール】ispLEVER ClassicでispMACH4000シリーズをフィッティングするとGLB入力が制限を超えているというエラーが発生
ispMACH4000シリーズのGLB(Global Logic Blocks)への入力本数は36本までとなっています。 そのI/Oブロックへ配置したロジックに大きな入力本数を持つ信号があるため、制限を超えています。 ispLEVER Classicで”Auto_buffering_for_high 詳細表示
【NXP:Auto】 S32K3xx フラッシュメモリのイレース済の確認
ページ:21.5.1.3 Erase >> Erase changes the value stored in all bits of the selected sector or block to logic 1. 詳細表示
【Lattice FPGA】CertusPro-NXで差動入力/出力バッファをVHDL/Verilog-HDLでインスタンスする方法は?
(I: in std_logic; O: out std_logic); end component; I nst_IB: IB port map(I=>Din, O=>Dout); 2.開発ツールRadiantで論理合成(Synthesize Design)実行後 詳細表示
142件中 11 - 20 件を表示