LVDS信号を取り扱う際の一般的な推奨項目について纏めました。 詳細につきましては、アプリケーションノートを確認してください。 「LVDSオーナーズ・マニュアル」 詳細表示
【TI:インターフェイス】 LVDS 選定部品の使用可能な信号レートの計算方法
TIA/EIA-644-AおよびTIA/EIA-899では、ドライバ出力の遷移時間が単位インターバルの30%以下であり その下限がそれぞれ260psおよび1nsと定義されています。 またレシーバ入力での遷移時間が単位インターバルの50%以下であることを推奨しています。 ただし、これはライン・デバ... 詳細表示
I2Cバスは、マスターと呼ばれるコントローラを使用してスレーブデバイスと通信する双方向インターフェイスです。 スレーブはマスターによってアドレス指定されない限りデータを送信できません。 物理I2Cインターフェイスは、 『シリアルクロック(SCL)ライン』と『シリアルデータ(SDA)ライン... 詳細表示
【TI:インターフェイス】 MAX3232:出力電圧低下の原因について
チャージポンプ用のキャパシタを、特にデータシート記載の推奨値となっているか確認してください。 出力電圧波形はチャージポンプ用のキャパシタ容量と入力電圧の他、 負荷条件に依存して供給量(High/Low期間の幅)が変動しますが、 キャパシタ容量が小さい場合は電荷の供給量が足りなくなり出力が低下等の... 詳細表示
【TI:インターフェイス】 I2C I2Cの一般的な通信手順
1)マスターがスレーブにデータを送信する場合(*マスターはトランスミッタ) 1.マスターはスタートコンディションを送信し、送信したいスレーブのアドレスを指定。 2.マスターは送信したいスレーブにデータを送信。 3.マスターはストップコンディションを送信して終了。 2)マスター... 詳細表示
【TI:インターフェイス】 LVDS全般 PCBレイアウトの注意事項
LVDS信号を取り扱う際の一般的な推奨項目について纏めました。 詳細につきましては、アプリケーションノートを参照ください。 参照:LVDS オーナーズ・マニュアル Part 1 詳細表示
【TI:インターフェイス】 I2C全般 バスラインの配線パターン
バスラインはクロストークと干渉が最小になるように配線する必要があります。 下図のようなパターンで配線を行うことをお勧めします。 この配線パターンによって、SDAラインとSCLラインの容量性負荷が同じになります。 GND層をもつプリント基板の場合は省略できます。 詳細表示
【TI:インターフェイス】 DP83822のEtherCAT対応について
はい、対応しています。 BECKHOFFの"PHY Selection Guide"を参照してください。 また、TIのAMIC110評価ボードにもDP83822が使用されています。 詳細表示
I2Cインターフェイスは入力バッファを備えたオープンドレインドライバを使用してバス上のロジック信号を決定します。 I2CインターフェイスはHighでアイドル状態、つまり通信がない限りバス上の信号はHigh状態となります。 プルアップ抵抗はデータ転送の両方向でHigh状態を生成します。 ... 詳細表示
【TI:インターフェイス】I2C全般 I2Cにおける立ち上がり時間の考え方
一般的に立ち上がり/立ち下がり時間は、『時定数=R×C』によって定義されます。 Cはバス容量、Rはプルアップ抵抗または内蔵FETがオンになっていることによるグランドへの抵抗のいずれかとなります。 内蔵FETのオン抵抗が一般的に5~133Ωオーダーであると考慮すると、VCCへのプルアップ抵抗は一般的に1... 詳細表示
86件中 51 - 60 件を表示