【TI:インターフェイス】 I2C全般 I2Cのバッファを使用する目的
マスター側およびスレーブ側に内蔵されているFETのオン抵抗はある程度定められているため、 プルアップ抵抗の範囲も一般的に1k~10kΩと定められています。 これはバスラインの電圧値が内蔵FETのオン抵抗とプルアップ抵抗の抵抗分割によって決まるためです。 プルアップ抵抗の範囲が固定されると... 詳細表示
【TI:インターフェイス】 DS100MB203の未使用チャネルの処理方法について
未使用の入力および出力はフロートにしておくことができます。 入力信号がない場合に信号検出機能によって出力を自動的にミュートします。 また、消費電力削減の為のパワーダウンモードもあります。 詳細はこちらのE2Eも参照してください。 詳細表示
【TI︓インターフェイス】 DS90UB914A 未使用端子処理
以下のように処理してください。 ・RIN1+、RIN1- (RIN0+、RIN0- ) ⇒ OPEN ・PASS => OPEN ・BISTEN => GND ・GPIO => OPEN 詳細表示
【TI︓インターフェイス】 DS90UB914A OEN/OSS_SEL レジスタ制御について その1
本端子に関しましては、固定でLow levelを維持する場合には、GNDへ接続となります。 High levelを維持する場合は10k ohmにてPull upしてください。 後段のICのLVCMOS初期入力条件もあるかと思いますので、固定値としてどのような設定が適切かはDatasheet Tabl... 詳細表示
【TI︓インターフェイス】 DS90UB914A OEN/OSS_SEL レジスタ制御について その2
レジスタ設定が優先されます。 詳細表示
【TI︓インターフェイス】 DS90UB914A Auto Voltage Control機能について
Add 0x03のBit5がEnableの場合 VDDIOの入力電圧を自動的に1.8Vか3.3Vを判別します。 詳細表示
【TI︓インターフェイス】 DS90UB914A Auto Voltage Control機能について その2
Bit5がDisableの場合、bit4のVDDIO ModeはActiveとなります。 詳細表示
【TI︓インターフェイス】 DS90UB914A Auto Voltage Control機能について その3
Bit5を1に設定した場合、Bit 4はDon't careとなります。 そのため、bit5が1であればbit[5:4]は”1x"で問題ありません。 詳細表示
【TI︓インターフェイス】 DS90UB914A Parity Errors Threshold レジスタについて
パリティエラーの上位バイトと下位バイトに対してのスレッショルド値の設定となります。 詳細表示
【TI︓インターフェイス】 DS90UB914A Parity Errors Threshold レジスタについて その2
0x1A,0x1Bについては、0x18,0x19で設定したスレッショルド値に達した場合、 その後パリティエラーが発生してもカウントアップを行いません。 (0x18,0x19の設定が0x1A,0x1Bの上限値となります。) 詳細表示
86件中 61 - 70 件を表示