【TI:ロジック】 ロジック全般 メタステーブルを回避する方法について
クロックとデータが非同期の場合でも以下の回路構成を用いると同期をとることが可能となりますが、 クロック の周期と伝搬遅延時間(tpd)が近い条件の場合だと2段目のフリップフロップに 信号が伝わらない場合があるので注意が必要です。 下の図はフリップフロップを2 段接続し、1 段目の伝搬遅延時間... 詳細表示
【TI:電源IC】 TPS55332 VIN端子電圧と出力電圧の関係
正しい動作です。 データシートの「Regulated Supply Voltage (VReg)」項と内部ブロック図を参照してください。 VIN端子電圧と昇圧用入力電圧(Vsupply)は別である事に注意してください。 VIN端子は内部LD... 詳細表示
【TI:電源IC】 LM27762負電圧起動不良対策について
対策として、負電源を先に負荷に供給するか負電源にバイアスされる電圧を抑え込む事になります。 案①)オペアンプの正電源側にロードSWを設けてON/OFF制御させる。 例:入力電圧+3.3V,正出力電圧+3.3V,負出力電圧-3.3Vの場合 基板に3.3V投入->-3.3Vを出力-&g... 詳細表示
【TI:プロセッサ】 AM437x DDR3メモリインターフェースの信号ラインの終端について
DDR3メモリの配線トポロジにより信号ラインの終端(VTT termination)の有無が異なり、 フライバイ・トポロジの場合のみ信号ラインの終端(VTT termination)が必要です。 信号ラインの終端(VTT termination)についての詳細は下記ドキュメントを確認してくださ... 詳細表示
【TI:プロセッサ】 TI提供のRTOS(TI-RTOS、SYS/BIOS)の入手方法について
各種コア用のRTOS(TI-RTOS、SYS/BIOS)は下記よりダウンロードしてください。 デバイス毎にSDKとして各種ドライバや関連コンポーネントを含めパッケージ化されております。 SYSBIOS(TI-RTOS for Processors, MCU and Wireless Conn... 詳細表示
【TI:インターフェイス】 TPD4E004 電圧のクランプ目的として用いる場合
①抵抗は付けたほうが良いです。 コネクタを経由してサージが入った場合、TVSダイオードでもVfに対応する電圧が上昇します。 従って入出力端子電圧が上がり、デバイスの持つクランプダイオードへの影響が考えられます。 そのため電流制限として、(例えば)33ohm程度を追加する事をお勧めします。 ... 詳細表示
【TI:プロセッサ】 Sitara 産業用通信プロトコル対応ソフトウェアの入手について
下記手順にて入手可能です。 1.PRU-ICSS Industrial Software for Sitara™ Processors サイトより 必要なソフトウェアの"Get Software"をクリックする。 2.ソフトウェアおよびドキュメントへリンクするページが表示されるので、 ... 詳細表示
バス・ホールド回路は、LVCH,LVTH,ALVTH,ALVCH,AVCH,ABTH等の ファミリー名に“H”が付くデバイスに搭載されています。 入力端子に印加されている信号を一旦バッファリングして、 同じ論理レベルをドライブ能力の非常に低いドライバ(バス・ホールド)が、 リアルタイムで同... 詳細表示
出典:SN74LV123Aデータシート REVISED AUGUST 2015版(Texas Instruments社) SN74LV123Aは、図に示す機能ブロックが二つ入っています。 /CLR入力端子への立上りエッジでQの出力はL、/Qの出力はHにリセットされます。 /A入力... 詳細表示
① /AがL、/CLRがHのとき、Bの立上りエッジでQはH、/QはLのパルス出力を開始します。 ② パルスアサート期間(tW)内に、/A、Bあるいは/CLR入力端子に、 所定の入力がなかったのでQはL、/QはHのリセット状態に戻ります。 ③ ... 詳細表示
963件中 651 - 660 件を表示