【TI:ロジック】 SN74LVC374A Vcc = 3.3V時のIOHとVOHおよびIOLとVOLについて
データシートに、 Vcc = 3V時のVOH = 2.2V, IOH = -24mA、VOL = 0.55V, IOL = 24mAと規定されています。 PchのON抵抗をR_onp、NchのON抵抗をR_onnとすると、 R_onp = (Vcc - VOH) / |IOH| = (3 -... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(High-Speed Interface Layout Guidelines:2...
Index Index(DDR) Index(HighSpeed) <前の手順へ 2 General High-Speed Signal Routing 2.1 PCB Fiber Weave Mitigation 差動信号を一般的な... 詳細表示
各種Resetの定義は下記の通りです。 ・Cold Reset:特定のエンティティのすべてのロジックに影響します。 すなわち電源が完全に切れている状態から起動させます。 ・Warm Reset:特定のエンティティのすべてのロジックに影響を及ぼさない 部分的なリセットです。 ... 詳細表示
【TI:ロジック】 SN74LVC2T45QDCURQ1のHigh出力固定方法について
DIRの設定で入力に設定してある端子にプルアップ抵抗を接続し、 入力条件のVIHを満足させる必要があります。 なお、VCCAまたはVCCBのどちらかが0Vの状態のときはDIRの状態にかかわらず、 A port、B portともにHiZの状態になります。 出力側の電源が先に立上りかつ出力をHighに... 詳細表示
【TI:プロセッサ】AM64x /AM243xの回路図チェック:推奨事項 2.13 CPSW Ethernet
Index <前の手順へ 2.13 CPSW Ethernet - PHYの初期設定は正しく行いましたか? ほとんどのPHYは、リセット時に「出力」を「入力」に設定し、 デバイスがリセットから解放されたときに これらのI/Oの設定情報をキャプチャします。 従っ... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.3 PCB Stack-Up)
Index Index(DDR) <前の手順へ 1.3 PCB Stack-Up DDRインターフェイスをルーティングするための最小スタックアップは、 6層スタックアップです。 ただし、これは、大きな立ち入り禁止エリアのある配線室のあるボードで... 詳細表示
①TXBシリーズに接続するデバイスは、±2mA以上の出力電流能力を有するドライバーを使用して下さい。 ②動作中の電源電圧は、常にVCCA≦VCCBとなっていなければなりません。 但し、電源を投入する過程(過渡)においては、VCCA≧VCCBとなることは、特に問題ありません。 電源投入... 詳細表示
【TI:ロジック】 SN74LV123Aのパーシャル・パワーダウン対応について
/A, B, /CLR, Q, /Qの各端子は、パーシャル・パワーダウンに対応しています。 Rext/CextとCext端子は、パーシャル・パワーダウンに対応していません。 (SN74LV123Aの電源OFF時、正常な使い方であればRext/CextとCext端子に、 外部から電圧が印可されることはありませ... 詳細表示
【TI:プロセッサ】 AM335x 動作周波数と電源電圧の動的な変更について
AM335xは状況に応じて電源電圧と動作周波数を変更するDVFS(Dynamic Voltage Frequency Scaling)を サポートしており、システムの負荷に応じて電源電圧と動作周波数を適切に制御することで消費電力を 低減することができます。 DVFSをサポートする電源... 詳細表示
【TI︓ロジック】 CMOSのスロー入力の影響と貫通電流について
ゆっくり変化する入力電圧は電源からグランドへ大量の電流を誘導する為、CMOS入力に大きな打撃を与えます。 この現象は貫通電流と言われます。 デバイスの内部電源ノードは集積回路全体の電圧リファレンスとして使用されるため、誘導電圧スパイク(VGND)は 信号が内部ゲート構造に影響を与えることがありま... 詳細表示
971件中 941 - 950 件を表示