Index
Index(DDR)

 

 

2.3 DDR4 Interface Schematics 

 

このセクションでは、

シングルランクのx16およびx8 SDRAMデバイスを使用した実装

（トポロジとも呼ばれます）について説明します。
このセクションでは、SDRAMがセルフリフレッシュ状態に保たれ、

プロセッサの電源がオフになっている場合など、
低電力動作をサポートする実装の推奨事項については説明しません。
また、DDRなしの実装についても説明していません。

これらのオプションは現在調査中であり、このドキュメントの将来の
バージョンでサポートされる可能性があります。

2.3.1 DDR4 Implementation Using 16-Bit SDRAM Devices 

DDR4インターフェイスの回路図は、使用するDDR4SDRAMデバイスの幅と

実装されているEMIFバスの幅によって異なります。
一般的な接続は簡単で、実装間で一貫しています。
16ビットSDRAMデバイスは、2つの8ビットデバイスのように見えます。
Figure 2-1に、単一のx16SDRAMを使用した

16ビットインターフェイスの接続の概略を示します。

プロセッサのバイトレーンの1つを使用しない場合、

未使用のピンを処理する適切な方法は、

未使用のDDR_DQSxPピンを1k-Ω抵抗を介してグランドに接続し、

未使用のDDR_DQSxNピンをVDDS_DDR電源に接続することです。

1k-Ω抵抗を介したI / O電源VDDQと呼ばれます。

これは、使用されていないバイトごとに実行する必要があります。

これらの信号には内部プルアップとプルダウンがありますが、

外部プルアップとプルダウンは、

信号のアクティビティーを引き起こす外部電気ノイズに対する

追加の保護を提供します。