本FAQは、下のブロック図で水色に網掛けしたADC10CLK生成の設定について説明します。

 

 

 

 

 

出展：MSP430x2xx Family User’s Guide （SLAU144J）

 

 

 

ADC10CLKは、変換クロックおよびサンプリング周期の生成に使用します。

ADC10CLKのソース・クロックは、ADC10CTL1[ADC10SSELx]ビットで

SMCLK、MCLK、ACLK、あるいは内部発振器のADC10OSCから選択します。

ソース・クロックは、ADC10CTL1[ADC10DIVx]レジスタに設定された値で

1から8分周されADC10CLKが生成されます。

 

 

【注意】
内部で生成されるADC10OSCは5MHz程度ですが、使用環境、個体ばらつきにより変動します。
詳細は、各製品のデータシートを確認してください。

 

出展：MSP430G2x53, MSP430G2x13データシート(SLAS735J)