- TEDサポートウェブ > Texas Instruments > データ・コンバータ > 【TI：データ・コンバータ】 ADS1251 CLKとSCLKについて
ユーザーログイン
TEDサポートウェブ
【TI：データ・コンバータ】 ADS1251 CLKとSCLKについて
ADS1251について教えてください。
①差動入力±2.5Vで使用するとき、Vref電圧は+2.5Vでよいですか。
VrefもVdd端子と同じく+5Vとした場合、問題はありますか。
VrefもVdd端子と同じく+5Vとした場合、問題はありますか。
②CLKとSCLKの設定周波数の規定を教えてください。
データシートのタイミングチャートを見ると、CLK＞SCLKに設定しなければならないと思いますが、
データシートのタイミングチャートを見ると、CLK＞SCLKに設定しなければならないと思いますが、
SCLKはCLKに対してどのような規定（1/4に設定、等）があるのか教えてください。
- カテゴリー :
回答
①データシート(SBAS184D)にアナログ入力に対するパラメータが記載されています。
+/-VREFが入力範囲となりますので、+/-2.5V入力を想定された場合、
VREF=2.5Vにしてください。
②CLKはデバイスのシステム・クロックです。SCLKはシリアル・クロックです。
シリアル・クロックはシステム・クロックとは独立して（同期していない）
動作する為、SCLKはCLKより高い周波数で動作させることも可能です。
CLK,SCLK共にMax周波数は8MHzになります。
（CLKの役割はデータシートのブロック図がわかり易いと考えます）
SCLKの通常の状態は"Low"です。
SCLKを"High"に維持すると、複数のコンバータを同期させる為の
変調器リセットが開始されるか、又はパワーダウンモードに入ります。
動作する為、SCLKはCLKより高い周波数で動作させることも可能です。
CLK,SCLK共にMax周波数は8MHzになります。
（CLKの役割はデータシートのブロック図がわかり易いと考えます）
SCLKの通常の状態は"Low"です。
SCLKを"High"に維持すると、複数のコンバータを同期させる為の
変調器リセットが開始されるか、又はパワーダウンモードに入ります。