内部回路は下図のような構成となっています。
・A1またはB1にLowが入力されるとスイッチ(FET)がONし、対応するB1またはA1はLowになります。
この時、低いオン抵抗のスイッチにより最小限の伝搬遅延と信号歪みで接続することが出来ます。
・A1またはB1にHighが入力されるとスイッチ(FET)がOFFし、B1はプルアップ抵抗に接続された電圧(VBPU)となり、
A1はVref_Aの電圧となります。
・Vref_Bの電圧がB1の電圧とはなりません。
また、Vref_Bの電圧がVref_Aの電圧より大きいことが前提となります。(Vref_B≧Vref_A+0.8V)