- TEDサポートウェブ > Texas Instruments > プロセッサ > 【TI：プロセッサ】AM64x /AM243xの回路図チェック：推奨事項 2.13 CPSW Ethernet
ユーザーログイン
TEDサポートウェブ
【TI：プロセッサ】AM64x /AM243xの回路図チェック：推奨事項 2.13 CPSW Ethernet
AM64x /AM243xの回路図チェックのポイントを教えてください。
- カテゴリー :
回答
2.13 CPSW Ethernet
- PHYの初期設定は正しく行いましたか？
ほとんどのPHYは、リセット時に「出力」を「入力」に設定し、
ほとんどのPHYは、リセット時に「出力」を「入力」に設定し、
デバイスがリセットから解放されたときに
これらのI/Oの設定情報をキャプチャします。
従って、AM64x/AM243xのI/Oにも接続されるPHYのI/Oに、
適切なプルアップ/プルダウン抵抗を適用する必要がある場合があります。
GPEVM＊で使用されるTIのPHYは、プルアップとプルダウンの抵抗を
組み合わせて中間レベルの電圧を生成し＊＊、
各ピンで複数の構成ビットをエンコードします。
＊ GPEVM：AM64x General Purpose EVM
＊＊ GPEVM搭載のDP83867IRを例に、
中間レベルの電圧生成を以下に記します(DP83867IRデータシート抜粋)。
デフォルトでは、AM64x/AM243x入力バッファと内部プルアップ/プルダウン抵抗は
無効になっています。これにより、PHYからのリクエストで
AM64x/AM243x入力バッファに中間電源電位が印加される心配はありません。
AM64x/AM243x入力バッファを有効にする前に、
AM64x/AM243x入力バッファを有効にする前に、
PHYが確実に有効な論理状態でドライブするために、
関連するAM64x/AM243x入力バッファを有効にする前にPHYを
リセットから解除する必要があります。
- RGMIIの信号を正しく終端しましたか？
オプションではありますが、22Ωの直列終端抵抗を12個の
オプションではありますが、22Ωの直列終端抵抗を12個の
RGMIIインターフェース信号の各ソースピンのできるだけ近くに
配置することを推奨しています。